高速數(shù)字設計中的反射分析

劉 偉， 康 凱，鐘子發(fā)

（電子工程學院，安徽 合肥 230037

0 引言

隨著電子技術的不斷發(fā)展,高速器件被廣泛的應用，由此帶來的高速電路設計中的信號完整性問題變得比較突出，解決好高速設計中的信號完整性問題有助于系統(tǒng)正常穩(wěn)定地運行。高速數(shù)字系統(tǒng)的快斜率瞬變和工作頻率的提高，以及電路密集度的增大，導致高速數(shù)字電路系統(tǒng)設計領域的信號完整性問題以及電磁兼容性問題日趨嚴重，破壞了信號完整性，導致信號失真、定時錯誤，產(chǎn)生不正確的數(shù)據(jù)、地址和控制信號。因此，信號完整性問題已經(jīng)成為高速數(shù)字電路設計中的關鍵環(huán)節(jié)。

高速數(shù)字系統(tǒng)一般包括兩方面的涵義：其一是指系統(tǒng)的工作頻率高；其二是指信號的邊沿(上升沿/下降沿)變化速率快。一般認為當系統(tǒng)的工作頻率達到或者超過50MHz時，就稱為高速數(shù)字系統(tǒng)。然而更為重要的是，如果信號上升沿/下降沿的變化速率很快，那么即使系統(tǒng)的工作頻率很低也要看作是高速數(shù)字系統(tǒng)。通常約定，如果信號在信號線中傳播延遲大于1/6信號驅動端的上升時間，則認為此類信號是高速信號并產(chǎn)生傳輸線效應[1]。

信號完整性(signal integrity,簡稱SI)是指信號在信號線上的質(zhì)量，是信號在電路中能以正確的時序和電壓做出響應的能力。信號完整性的問題主要包括傳輸線效應，如反射、時延、振鈴、信號的過沖與下沖以及信號之間的串擾等，涉及傳輸線上的信號質(zhì)量及信號定時的準確性。

1 問題產(chǎn)生的機理

信號在傳輸線上傳輸時，當高速PCB上傳輸線的特性阻抗與信號的源端阻抗或負載阻抗不匹配時，信號會反射，使信號波形出現(xiàn)過沖、下沖和由此導致的振鈴現(xiàn)象。所謂特性阻抗的定義為：當導線上流經(jīng)有高頻信號時，所呈現(xiàn)的電壓與電流的比值。那么對于確定的傳輸線而言，其特征阻抗為一個常數(shù)。

建立如圖1所示的高速信號反射分析模型[2]，VS為驅動器的源電壓，ZS為等效源內(nèi)阻，ZL為等效負載電阻，信號傳輸路徑為特性阻抗為ZO的微帶傳輸線。源的實際輸出電壓為Vinc，若負載阻抗ZL=ZO，則入射電壓Vinc全部到達負載不會反射；否則，當入射電壓到達負載時，一部分電壓將被反射回來，并在傳輸路徑上和入射電壓疊加。但入射電壓和反射電壓互不干擾的獨自傳輸，當反射電壓到達源端時，若源內(nèi)阻ZS和傳輸線的特性阻抗不匹配，將會產(chǎn)生第二次反射，這樣，信號就會在源端和負載之間來回形成多次反射即反彈，直到達到穩(wěn)態(tài)。具體數(shù)學推導如下：當一個信號施加在傳輸線一端時，全部源端電壓的一部分沿線路向下傳播。該部分是頻率的一個函數(shù)，即輸入接收函數(shù)，記為A(ω) ，其值由源端阻抗ZS和傳輸線阻抗以及輸入接收式?jīng)Q定：

圖1 高速信號反射分析模型

在電纜的遠端，出現(xiàn)的是一個信號衰減后的部分振幅，它也是一個頻率的函數(shù)，記為T（ω）,其值由負載阻抗ZL和傳輸線阻抗以及輸出傳輸式?jīng)Q定：

當傳播信號的T（ω）部分出現(xiàn)在電纜遠端時，一個反射信號R2（ω）也將沿著電纜向源端反向傳播；當反射信號傳播回源端時，再一次被HX（ω）衰減，并被源端阻抗第二次反射，源端的反射系數(shù)為R1（ω），如此將進入一個無止境的循環(huán)，這個信號的無限求和為：

2 問題的解決

當源內(nèi)阻小于傳輸線特性阻抗時會出現(xiàn)振鈴，稱為過載傳輸線；當源內(nèi)阻大于傳輸線特性阻抗時會將信號上升沿拉長，稱為欠載傳輸線；當兩者相等時，多次反射才不會發(fā)生[3]。

為改善因線路的阻抗不匹配而造成反射的現(xiàn)象，可以選擇采用“布線拓撲”和“終端技巧”的辦法[4]。利用適當?shù)牟季€拓撲法來改善反射現(xiàn)象，通常不需要增添額外的電子組件。常見的布線拓撲法有4種，分別是點到點法、菊花鏈法、星形法和遠端分支法。除了布線拓撲法，為克服反射現(xiàn)象的干擾，“終端技巧”是最有效的方法。傳輸線的特性阻抗一般是定值，終端技巧的目的旨在提供一個完全阻抗匹配的傳輸線環(huán)境以及保持電位的穩(wěn)定。通常，根據(jù)傳輸線的特性阻抗在其驅動端串聯(lián)電阻使源阻抗與傳輸線阻抗匹配，或者在接收端并聯(lián)電阻使負載阻抗與傳輸線阻抗匹配，從而使源反射系數(shù)或者負載反射系數(shù)為零。常用的端接方式有：串聯(lián)端接、簡單的并聯(lián)端接、戴維寧端接、RC網(wǎng)絡端接和二極管端接等[5]。端接的位置對信號的反射有很大影響,一般串行端接的電阻應盡量靠近源端,總線結構的端接電阻應放置在總線結構的兩個最遠端等[6]?？傊?信號的端接必須通過仿真來選擇最佳方法，本文主要分析點到點拓撲結構的端接方式。

2.1 末端端接

這種方法主要包括并聯(lián)端接、戴維寧端接、RC網(wǎng)絡端接,理論是設定R2（ω）為零。式（4）化簡后的結果是：

實際上，這消除了第一次反射，信號的能量進入電纜，傳播到遠端后流出，沒有反射。使R2（ω）=0的方法很簡單，只要使負載阻抗ZL等于電纜特性阻抗ZO。

2.2 源端端接

這種方法主要指串聯(lián)端接，理論是設定R1（ω）為零。式（4）化簡后的結果是：

實際上，這消除了第二次反射，而不是第一次。信號的能量進入電纜并傳播到遠端，而后退出電纜。反射能量返回到源端，但在該點不再反射（R1=0）,不再有能量第二次反射回負載端。使R1（ω）=0的方法很容易，只要使源端阻抗ZS等于電纜的特性阻抗ZO。

通過反復不斷的實驗，可以得到信號質(zhì)量滿足要求的最大的末端布線長度，按照公式RS=ZO-ZS計算串聯(lián)電阻的最優(yōu)值。比較上述仿真波形，端接后的波形質(zhì)量大大改善，因此端接是解決反射問題的好方法，其他匹配方案操作方法類似[8]。

通過以上兩個實驗，可以看出振蕩并不明顯，但上沖、下沖和傳輸延遲相當明顯。當不進行端接時，響應曲線的上沖和下沖幅度明顯增大，會超出器件所能容忍的范圍，振蕩現(xiàn)象也會變得明顯，很容易造成誤觸發(fā)，但傳輸延遲減小了；當采取端接方案時，雖然振蕩現(xiàn)象和上沖、下沖大大的削減了，但是卻帶來了很大的傳輸延遲，而且在選擇端接電阻時會發(fā)現(xiàn)：隨著端接電阻值的增大，上沖、下沖和振蕩現(xiàn)象減弱，但傳輸延遲增大；反之，則上沖、下沖和振蕩現(xiàn)象增強，但傳輸延遲減小。在這種情況下，應綜合考慮系統(tǒng)對傳輸延遲、上沖、下沖和振蕩幅值的要求。

4 結束語

本文分析了高速電路設計中的反射的形成及其影響，結合實例簡單地仿真分析了解決反射的一些方案。實踐證明，對信號反射問題的分析在高速電路設計中的作用舉足輕重，只有解決好這個問題，高速系統(tǒng)才能準確、穩(wěn)定的工作。本文對信號完整性問題中的典型傳輸線反射問題的研究對保證信號完整性是有效的，有助于提高電子系統(tǒng)性能，對于優(yōu)化PCB的EMC設計具有很好的指導意義和一定的工程價值。當然，僅僅解決反射問題是遠遠不夠的，實際工程中的高速數(shù)字設計還需要抑制接地反彈、解決串擾、差分線、電磁兼容等問題，以此來調(diào)整走線、布局，從而提高系統(tǒng)的性能指標。

[1]孫德瑋.高速系統(tǒng)中的串擾分析[J]. 解放軍電子工程學院學報, 2008.

[2]田廣錕. 高速電路PCB設計與EMC技術分析[M].北京：電子工業(yè)出版社, 2008.

[3]張海風. Hyper Lynx仿真與PCB 設計[M]. 北京：機械工業(yè)出版社, 2006.

[4]Howard Johnson.沈力譯.高速數(shù)字設計[M].北京：電子工業(yè)出版社,2009.

[5]江思敏.PCB和電磁兼容設計 [M].北京：機械工業(yè)出版社,2006.

[6]Eric Bogatin.李玉山譯.信號完整性分析[M].北京：電子工業(yè)出版社,2005.

[7]肖漢波.高速PCB設計中信號完整性的仿真與分析[J].電訊技術,2006年(5).

[8]馮志宇.基于信號完整性分析的高速PCB設計[D].成都：電子科技大學,2004.