模擬集成電路設(shè)計課程實驗項目驅(qū)動式教學(xué)改革

劉海濤， 唐 枋， 林 智， 黃興發(fā)， 甘 平

（1.重慶大學(xué)微電子與通信工程學(xué)院，重慶 400044；2.中國電子科技集團(tuán)公司第24 研究所，重慶 400060）

0 引 言

集成電路產(chǎn)業(yè)是關(guān)系國民經(jīng)濟(jì)與社會發(fā)展的戰(zhàn)略性、支柱性產(chǎn)業(yè)，對推動國家發(fā)展、經(jīng)濟(jì)建設(shè)、保障國家安全和提高人民生活水平起著至關(guān)重要的作用［1-3］。目前我國集成電路設(shè)計人才嚴(yán)重不足，要推動集成電路的發(fā)展，急需高校培養(yǎng)優(yōu)秀的專業(yè)性人才［4］。模擬集成電路設(shè)計課程目標(biāo)是培養(yǎng)學(xué)生掌握模擬集成電路的理論知識和分析計算方法，具備使用EDA軟件進(jìn)行電路和版圖設(shè)計的能力。

目前，各高校模擬集成電路設(shè)計課程實驗項目主要局限于簡單電路仿真或?qū)﹄娐吩眚炞C，體現(xiàn)核心芯片設(shè)計能力的獨立功能電路設(shè)計、版圖設(shè)計及后仿真、芯片流片等工程實踐過程未涉及或較少涉及，無法涵蓋集成電路設(shè)計全流程所需技能的培養(yǎng)［5-8］。學(xué)生對于實驗?zāi)繕?biāo)認(rèn)識抽象，造成學(xué)生的實踐能力無法滿足社會對集成電路設(shè)計人才的需求，與國家提倡的新工科背景下工程能力培養(yǎng)目標(biāo)不一致。

針對目前存在的問題，改革模擬集成電路設(shè)計課程實驗內(nèi)容，以完成與企業(yè)合作的工程項目作為實驗?zāi)繕?biāo)，圍繞實驗?zāi)繕?biāo)分解成由易及難的幾個實驗題目，分階段、分步驟完成實驗?zāi)繕?biāo)。該方案能通過實驗有效培養(yǎng)學(xué)生的模擬集成電路全定制設(shè)計能力，有效推動模擬集成電路工程應(yīng)用型人才培養(yǎng)模式改革。

本文以“帶隙基準(zhǔn)電壓源芯片全定制設(shè)計實驗為例”，闡述模擬集成電路設(shè)計實驗課程項目驅(qū)動式教學(xué)改革實施內(nèi)容和步驟。

1 教學(xué)改革內(nèi)容實施和方案

1.1 確立實驗?zāi)繕?biāo)

基于與中國電科第24 研究所合作的工程項目，結(jié)合學(xué)生實際情況，確定實驗?zāi)繕?biāo)：采用臺灣聯(lián)華電子公司的商用UMC0.35μmBiCOMS 工藝，設(shè)計與電源和工藝無關(guān)、-20 ～85 ℃溫漂小于20 μV/℃、輸出電壓1.24 V的帶隙基準(zhǔn)電壓源，完成電路及版圖設(shè)計，最后提交IC代工廠完成芯片流片。

經(jīng)典的帶隙基準(zhǔn)是利用一個具有正溫度系數(shù)的電壓與具有負(fù)溫度系數(shù)的電壓相加，兩者溫度系數(shù)相互抵消，實現(xiàn)與溫度無關(guān)的電壓基準(zhǔn)，約為1.25 V［9］。本項目在分析各種帶隙基準(zhǔn)電壓源的基礎(chǔ)上［10-12］，提出帶電流鏡的帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)，如圖1 所示。其中A為運算放大器，M1～M3為PMOS管，Q1～Q3為PNP晶體管，R1、Rref為電阻。

圖1 帶隙基準(zhǔn)電壓源電路結(jié)構(gòu)

該基準(zhǔn)電壓源利用晶體管的基極-發(fā)射極電壓UBE的負(fù)溫度特性，與2 個晶體管的UBE電壓之差ΔUBE的正溫度特性相互抵消，從而獲得溫度系數(shù)為零的基準(zhǔn)輸出電壓

針對由于MOS 管閾值電壓不同引起的偏差而導(dǎo)致輸出基準(zhǔn)電壓精度的下降［13］，采用寬長比小的MOS管來降低。同時，采用長溝道器件減小溝道長度調(diào)制效應(yīng)帶來的影響。但長溝道器件寄生效應(yīng)相對較大［14］，對于這種情況，可以通過用多個小尺寸器件代替長溝道器件。

1.2 設(shè)置實驗題目

根據(jù)實驗?zāi)繕?biāo)設(shè)置4 個難度和復(fù)雜度逐漸遞增的實驗題目。

實驗1運算放大器電路設(shè)計。

運算放大器作為帶隙基準(zhǔn)源的核心器件，同時設(shè)計難度不太大，因此首先設(shè)計運算放大器。采用以電流鏡為負(fù)載的差分輸入兩級運算放大器電路結(jié)構(gòu)，運用密勒補償改善電路的頻率特性。在Cadence Virtuoso軟件中設(shè)計電路原理圖，如圖2 所示。

圖2 運算放大器電路圖

完成電路原理圖后，在10 Hz ～10 GHz 范圍內(nèi)前仿真DC掃描特性及AC頻率特性。如未達(dá)到要求，則優(yōu)化電路設(shè)計。

實驗2運算放大器版圖設(shè)計。

在任何一個版圖設(shè)計中，最初的任務(wù)是版圖布局。布局首先應(yīng)盡可能與功能框圖或電路圖一致，然后根據(jù)模塊的面積大小進(jìn)行調(diào)整。舉例來說，對于多級放大器的底層電路應(yīng)該排在一行上，這樣輸入輸出部分就位于模塊兩端，從而減小由于不可預(yù)見的反饋而引起的不穩(wěn)定。參考版圖如圖3 所示。

圖3 運算放大器版圖

接下來，運行DRC（設(shè)計規(guī)則檢查）、LVS（版圖原理圖對比）和PEX（寄生參數(shù)提?。?，并仿真，如未達(dá)到要求，則優(yōu)化版圖設(shè)計。

實驗3帶隙基準(zhǔn)電壓源電路設(shè)計。

調(diào)用實驗2 所設(shè)計的運算放大器以及三極管、電阻、電容等基本元器件，設(shè)計帶隙基準(zhǔn)電壓源電路，如圖4 所示。

圖4 帶隙基準(zhǔn)電壓源電路

完成電路原理圖后，建立檢測電路進(jìn)行DC 掃描分析，得到合適的r0=1.32 kΩ。在此參數(shù)下再通過DC掃描分析得到帶隙基準(zhǔn)的溫度特性，如圖5 所示。在-20 ～85 ℃溫漂約為11 μV/℃，達(dá)到要求。如未達(dá)到實驗要求，則優(yōu)化電路設(shè)計。

圖5 溫度特性前仿真結(jié)果

實驗4帶隙基準(zhǔn)電壓源版圖設(shè)計。

對照電路原理圖，利用匹配要求對帶隙基準(zhǔn)中心的雙極型晶體管匹配［15］。然后再利用之前實驗學(xué)習(xí)到的布局布線方法進(jìn)行總體布局，布局時要考慮MOS器件匹配的全套規(guī)則［16-17］。完成的參考版圖如圖6所示。接下來搭建測試電路，進(jìn)行版圖參數(shù)提取后的DC溫度特性仿真，結(jié)果如圖7 所示。在-20 ～85 ℃溫漂19 μV/℃、輸出電壓1.24 V，達(dá)到實驗要求。如前、后仿真差別太大或指標(biāo)達(dá)不到要求，則對電路或版圖進(jìn)行優(yōu)化。

圖6 基準(zhǔn)電壓源參考版圖

圖7 溫度特性后仿真結(jié)果

最后，還有一個非常重要的環(huán)節(jié)就是設(shè)計芯片的PAD，保證芯片流片后能正常工作。該步驟也是實現(xiàn)設(shè)計工程化的關(guān)鍵環(huán)節(jié)之一。最后總的版圖如圖8 所示，為保證MPW（多項目晶圓）順利流片，芯片布局要盡量做到緊湊，總面積大小為400 μm×400 μm。

圖8 添加PAD后的電路版圖

1.3 芯片流片及測試分析

通過MPW 方式完成流片，成本僅為單獨原型制造成本的5% ～10%，能極大地降低流片的費用。通過集成電路專業(yè)學(xué)生“一生一芯”計劃的實施，提供了流片的基本費用。學(xué)生作品流片后的芯片實物顯微照片，如圖9 所示。

圖9 學(xué)生作品流片后的芯片

2 實施效果

通過對流片回來的芯片裸片鍵合到測試PCB 板上，綁線鍵合后進(jìn)行性能測試，并分析測試結(jié)果。學(xué)生通過觀察到芯片實物并測試性能，對實驗的認(rèn)知更深刻，實驗效果更顯著。

通過改革方案的實施，培養(yǎng)的學(xué)生參與集成電路專業(yè)競賽取得了優(yōu)異的成績，推免國內(nèi)外知名高校、科研院所研究生效果顯著，受到集成電路相關(guān)用人單位的青睞；同時，實驗改革方案獲得全國高校電子信息類專業(yè)課程實驗教學(xué)案例設(shè)計競賽全國一等獎和教學(xué)成果獎。實踐成果證明方案是成功有效的。

3 結(jié) 語

為了更好發(fā)揮實驗教學(xué)在培養(yǎng)學(xué)生工程實踐能力和開拓創(chuàng)新思維的重要作用，在分析當(dāng)今模擬集成電路設(shè)計課程實驗教學(xué)的現(xiàn)狀及存在的問題基礎(chǔ)上，提出模擬集成電路設(shè)計課程實驗項目驅(qū)動式教學(xué)改革思路，并以“帶隙基準(zhǔn)電壓源芯片全定制設(shè)計實驗”為例，詳細(xì)闡述了課程實驗項目驅(qū)動式教學(xué)改革實施方案。從實施效果可以看出，課程實驗項目驅(qū)動式教學(xué)改革能加深學(xué)生對課程內(nèi)容的理解，培養(yǎng)學(xué)生扎實的工程實踐能力，響應(yīng)國家對高?！靶鹿た啤苯ㄔO(shè)的新要求。