650 V高壓型超結(jié)結(jié)構(gòu)MOSFET器件設(shè)計(jì)與性能研究

摘要：功率MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）作為絕緣柵控制的開關(guān)型器件，因其功率大，驅(qū)動(dòng)簡單，應(yīng)用越來越廣泛。采用深槽刻蝕填充技術(shù)設(shè)計(jì)的650 V高壓型超結(jié)結(jié)構(gòu)MOSFET器件，主要應(yīng)用于汽車充電樁等電源管理，力求在保持參數(shù)不變的前提下，優(yōu)化導(dǎo)通電阻。通過工藝仿真技術(shù)測試功率MOSFET器件的性能，研究了槽偏移距離以及摻雜濃度對導(dǎo)通電阻和擊穿電壓的關(guān)系。結(jié)果表明，槽偏移會(huì)導(dǎo)致超結(jié)部分的電荷不平衡，槽偏移不論正負(fù)，只要是在同一水平位置，那么兩者的總電荷數(shù)就是不同的。在柱寬不變的情況下，隨著濃度的增加，其擊穿電壓和導(dǎo)通電阻都緩慢下降，并且導(dǎo)通電阻隨著摻雜濃度的提高而降低。本研究對半導(dǎo)體領(lǐng)域器件設(shè)計(jì)優(yōu)化和提升具有一定的參考意義。

關(guān)鍵詞：超結(jié)MOSFET；工藝仿真；深槽刻蝕填充技術(shù)；半導(dǎo)體

中圖分類號(hào)：TN386文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)： 1001-2443（2024）01-0027-06

引言

自從電被發(fā)現(xiàn)以來，人們在日常生活中已經(jīng)離不開電了。電能應(yīng)用中功率電子器件使用頻繁，而半導(dǎo)體功率器件的使用率占據(jù)前端，并且半導(dǎo)體功率器件已經(jīng)應(yīng)用到生活的方方面面［1］。

導(dǎo)通損耗還有它處于關(guān)閉狀態(tài)下的轉(zhuǎn)換效率以及所能承受的最大反向電壓，是半導(dǎo)體功率器件關(guān)注的重點(diǎn)問題，因此開發(fā)出功率MOSFET （Metal-Oxide-Semiconductor Field-Effect Transistor），其目的是逐步獲得更高的器件功率和頻率，但是它會(huì)存在擊穿電壓和導(dǎo)通電阻矛盾的問題，而超結(jié)MOSFET的出現(xiàn)解決了這個(gè)問題，超結(jié)MOSFET雖然已經(jīng)有了很大的突破，但在實(shí)際應(yīng)用中國內(nèi)還缺少成熟設(shè)備與其匹配，所以研發(fā)一款超結(jié)結(jié)構(gòu)MOSFET器件來適應(yīng)國內(nèi)主流市場是非常有必要的［2］。

為了更好的適應(yīng)國內(nèi)環(huán)境，本研究通過分析其工作原理，使用仿真工藝，設(shè)計(jì)出了650 V高壓型超結(jié)結(jié)構(gòu)MOSFET器件的基本模型，通過簡單的測試驗(yàn)證了其可行性。

1 研究理論與方法

1.1 超結(jié)結(jié)構(gòu)MOSFET的基本結(jié)構(gòu)及制作工藝

超結(jié)器件在承受反向電壓時(shí)，利用電荷平衡的原理，這樣會(huì)使得電場更均勻。其基本構(gòu)造如圖1所示。

半導(dǎo)體器件制造工藝主要有三種［3］：（1）多次外延技術(shù)，無論是制作工藝還是設(shè)備的要求都是很低，它是通過外延生長完指定厚度的外延層后，將晶圓從外延爐中取出并光刻，然后進(jìn)行離子注入工藝，通過重復(fù)該操作，直到厚度滿足設(shè)計(jì)要求［4］。（2）通過在n型外延層上直接進(jìn)行深刻蝕，形成p型區(qū)所需要的槽，然后進(jìn)行氮型外延回填刻蝕所形成的深槽，比起多次外延技術(shù)就不會(huì)存在超結(jié)結(jié)構(gòu)不均勻的問題。（3）高能離子注入技術(shù)，它是對多次外延技術(shù)的優(yōu)化，其優(yōu)勢是可以有效減少高溫爐中退火的時(shí)間和光刻次數(shù)［5］。

1.2 超結(jié)MOSFET的基本電學(xué)參數(shù)

1.2.1 閾值電壓 在考慮閾值電壓（VTH）時(shí)，研究認(rèn)為VTH只與溝道表面濃度（NA）有關(guān)，與漏源電壓（VDS）無關(guān)［6］。其表達(dá)式為：

式中，[Giss]為輸入電容，[Rg]為柵極電阻，[VTH]為閾值電壓，[vgs]為內(nèi)部柵源電壓，[VGS]為總柵源電壓。

1.3 超結(jié)MOSFET的數(shù)學(xué)模型

半導(dǎo)體器件領(lǐng)域，有一套適用任何半導(dǎo)體器件的數(shù)學(xué)模型［7］。在仿真模擬的過程中，任何通用的器件模擬器內(nèi)部求解的方程都是相同的，這些方程都是根據(jù)統(tǒng)一的定律——麥克斯韋定律導(dǎo)出的，每一個(gè)方程都在發(fā)揮著自己的作用［8］。

1.4 超結(jié)MOSFET體二極管反向恢復(fù)原理

超結(jié)MOSFET器件體內(nèi)有一個(gè)多子器件，即寄生體二極管，但是與傳統(tǒng)半導(dǎo)體器件不同的是在超結(jié)MOSFET器件正向?qū)〞r(shí)，依然會(huì)存在載流子存儲(chǔ)效應(yīng)［9］。而在高頻電路中應(yīng)用器件時(shí)，會(huì)頻繁的開啟和關(guān)閉，所以器件體內(nèi)的寄生體二極管會(huì)在關(guān)閉時(shí)產(chǎn)生反向恢復(fù)，對此它的反向恢復(fù)機(jī)制就對實(shí)驗(yàn)的研究起到相當(dāng)重要的作用［10］。

當(dāng)搭配感性負(fù)載電流給超結(jié)MOSFET器件，電路開啟時(shí)會(huì)對電感進(jìn)行充能，而當(dāng)所給的感性負(fù)載電流停止突變時(shí)，電感就會(huì)向超結(jié)MOSFET器件釋放能量，體二極管會(huì)正向?qū)?。并且再次施加反向高壓給器件時(shí)，P柱和N柱之間的耗盡區(qū)會(huì)快速展寬，超結(jié)MOSFET器件開始承受高壓［11］。此時(shí)電場會(huì)施加一個(gè)作用力排出存儲(chǔ)的電荷，那么就會(huì)導(dǎo)致反方向上的電流增大，進(jìn)而達(dá)到反向峰值電流，這個(gè)時(shí)候會(huì)因?yàn)榇鎯?chǔ)電荷的減少，反向電流不足以維持下去，并且在存儲(chǔ)電荷被完全排除之前，電流會(huì)一直減少，之后反向恢復(fù)結(jié)束［12］。

2 結(jié)果與分析

2.1 槽刻蝕與填充工藝仿真

這里實(shí)驗(yàn)選取深槽刻蝕填充技術(shù)進(jìn)行研究，通過模擬其對器件電學(xué)特性的影響，來判斷該技術(shù)制造出超結(jié)器件的優(yōu)良性，在器件的實(shí)際設(shè)計(jì)中，需留一定的電壓余量，避免出現(xiàn)不可控的情況，導(dǎo)致器件損壞。因此研究選擇留75 V的電壓余量，實(shí)驗(yàn)所用擊穿電壓為725 V，綜合參數(shù)計(jì)算，可以確定外延層厚度約46 μm，摻雜濃度為[3×1013cm-3]，以及P柱和N柱的寬度為10 μm。圖3為仿真設(shè)計(jì)的超結(jié)MOSFET器件元胞的基本結(jié)構(gòu)，從圖3可以發(fā)現(xiàn)我們在制得的超級(jí)結(jié)構(gòu)基礎(chǔ)中，對n離子區(qū)和n離子源區(qū)進(jìn)行離子注入，使得其金屬化，并且選擇超結(jié)部分的某一水平位置進(jìn)行切線，可以得到凈摻雜濃度分布的一維圖像。

通過圖像來對超結(jié)結(jié)構(gòu)中離子濃度的分布進(jìn)行研究，結(jié)果如圖4所示?？梢园l(fā)現(xiàn)不同位置的P柱和N柱的濃度是不一樣的，P柱會(huì)在一定程度上影響超結(jié)結(jié)構(gòu)的電荷平衡。并且，從圖中也可以看到P柱的有效高度減小很多。

2.2 槽偏移對器件特性的影響

研究發(fā)現(xiàn)，槽刻蝕填充技術(shù)對比多次外延技術(shù)的優(yōu)勢就是更加方便，一次外延工藝就可以做到，消除了多次外延技術(shù)中光刻所帶來的精準(zhǔn)問題，可以承擔(dān)更高的基礎(chǔ)電場，該技術(shù)也有難點(diǎn)，就是需要很強(qiáng)的刻蝕高深寬比溝槽的能力，為了避免這些情況的出現(xiàn)，進(jìn)一步探究槽偏移對器件基礎(chǔ)電壓和導(dǎo)通電阻的影響。如圖5所示，研究給出了槽偏移不同距離的情況。從圖5可以看到只要溝槽的偏移距離改變，那么器件內(nèi)部的電荷平衡也會(huì)發(fā)生改變，進(jìn)而會(huì)影響到器件的電學(xué)特征。這里我們選取了0，0.5，1三個(gè)距離，可以看出來器件的導(dǎo)通電阻都是逐漸增強(qiáng)，而后衰減，最大值出現(xiàn)在槽偏移為0的位置，并且它的正負(fù)偏移的圖像是鏡像的，0 ～ 4為正偏移圖像，4 ～ 8為負(fù)偏移圖像。

圖6為槽偏移不同距離與超結(jié)MOSFET器件擊穿電壓與導(dǎo)通電阻間的關(guān)系。從圖6來看，兩者的變化都是先增后減，并且超結(jié)MOSFET器件在槽偏移為0的位置時(shí)，擊穿電壓和導(dǎo)通電阻是最大的。因?yàn)椴燮茣?huì)導(dǎo)致超結(jié)部分的電荷不平衡，所以會(huì)出現(xiàn)這種變化趨勢。槽偏移不論正負(fù)，只要是在同一水平位置，那么兩者的總電荷數(shù)就是不同的。

2.3 P柱與N柱摻雜濃度

綜合上述實(shí)驗(yàn)，在保持總電荷相同時(shí)，不通過改變柱寬來持續(xù)增加兩柱摻雜濃度來降低其導(dǎo)通電阻，這就是超結(jié)電荷平衡的原理。所以實(shí)驗(yàn)設(shè)定保持柱寬不變，對濃度進(jìn)行調(diào)控。其摻雜濃度與器件擊穿電壓和導(dǎo)通電阻的關(guān)系見圖7，圖7中濃度編號(hào)1，2，3，4分別代表的濃度為[2×1015cm-3]，[3×1015cm-3]，[4×1015cm-3]，[5×1015cm-3]。由上圖可知，當(dāng)P/N柱寬不變時(shí)，隨著摻雜濃度的增加，超結(jié)MOSFET器件的擊穿電壓和導(dǎo)通電阻都是緩慢降低的，因此在增加P/N的濃度時(shí)，超結(jié)MOSFET器件的導(dǎo)通電阻會(huì)變低。

這里研究選取超結(jié)MOSFET器件漏電壓150 V時(shí)，P柱與N柱在不同摻雜濃度下沿水平切線位置x方向上的電場強(qiáng)度分布的關(guān)系，因?yàn)樾枰?yàn)證超結(jié)MOSFET被過早擊穿的原理，當(dāng)P柱與N柱濃度過高時(shí)，總電場強(qiáng)度中y方向電場比重就會(huì)減小，當(dāng)離子還沒有被完全消耗時(shí)，x方向電場就會(huì)達(dá)到臨界擊穿電場。它們的關(guān)系具體見圖8，其中編號(hào)1，2，3，4分別代表的濃度為[2×1015cm-3]，[3×1015cm-3]，[4×1015cm-3]，[5×1015cm-3]。圖8表明，導(dǎo)通電阻和擊穿電壓會(huì)隨著濃度的增加而減少。

用該方法雖然可以解決摻雜濃度和電壓的關(guān)系，但是這樣會(huì)產(chǎn)生新的問題，如圖9所示，而產(chǎn)生這些問題的主要原因是因?yàn)槌Y(jié)MOSFET結(jié)構(gòu)柱寬變化使得離子注入，外延的難度增大，那么離子注入和外延的次數(shù)會(huì)隨著深寬比的增大而變多，且P/N柱間的雜質(zhì)橫向擴(kuò)散，因此這是下一步優(yōu)化的目標(biāo)。

3 結(jié)論

在相同功率下，超結(jié)功率MOSFET器件比傳統(tǒng)的器件擁有更多的導(dǎo)通，所以在半導(dǎo)體功率器件領(lǐng)域成為了重點(diǎn)的研究對象。本次研究使用仿真模型設(shè)計(jì)了超結(jié)MOSFET器件，推導(dǎo)出超結(jié)結(jié)構(gòu)MOSFET器件中擊穿電壓和導(dǎo)通電阻之間的關(guān)系。同時(shí)，使用數(shù)據(jù)仿真技術(shù)，設(shè)計(jì)出了650 V高壓型的超結(jié)結(jié)構(gòu)MOSFET器件，并實(shí)際制作出超結(jié)結(jié)構(gòu)MOSFET器件，并對其特性進(jìn)行了研究。我們更多的關(guān)注放在了器件的參數(shù)特性以及實(shí)際參數(shù)上，之后會(huì)對器件進(jìn)行動(dòng)態(tài)特性的測試分析和更具可靠性項(xiàng)目的全面測試，這樣才能發(fā)現(xiàn)更多的問題，為后續(xù)650 V高壓型超結(jié)MOSFET器件做出更多的優(yōu)化。

參考文獻(xiàn)

［1］ 張倩. 基于文獻(xiàn)計(jì)量的我國功率半導(dǎo)體器件研究狀況分析［J］. 電子測量技術(shù)， 2020， 43（4）：5.

［2］ 曾文彬， 宋梁， 張西應(yīng)，等. 基于Coffin-Manson模型功率半導(dǎo)體器件可靠性評(píng)估［J］. 電力電子技術(shù)， 2022， 56（7）：3.

［3］ 鄭瑩， 遲辛格. 功率MOSFET工藝仿真驗(yàn)證研究［J］. 電子技術(shù)與軟件工程， 2021（7）：2-3.

［4］ 張子南， 李思坤， 王向朝，等. 極紫外光刻快速掩模優(yōu)化方法［J］. 光學(xué)學(xué)報(bào)， 2022， 42（13）：1305002-1305003.

［5］ 梁加剛， 許昌慶， 王標(biāo)，等. 高能離子刻蝕前處理對AlTiSiN涂層切削性能的影響［J］. 表面技術(shù)， 2019， 48（4）：7-8.

［6］ FIORENZA P， GIANNAZZO F， CASCINO S， et al. Identification of two trapping mechanisms responsible of the threshold voltage variation in SiO2/4H-SiC MOSFETs［J］. Applied Physics Letters， 2020， 117（10）：103502-103503.

［7］ LI R， HUANG M， ZHANG X， et al. Superjunction MOSFET with a trench contact on partly relatively lightly doped P-pillar for excellent reverse recovery［J］. Semiconductor Science and Technology， 2021， 36（10）：105002-105003.

［8］ ZHENG D， GUO Y， ZHANG M， et al. Anisotropic charge carrier transport of optoelectronic functional selenium ontaining organic semiconductor materials［J］. Journal of Computational Chemistry， 2020， 41（10）：6-7.

［9］ 吳曉華， 韋文生， 曲金星，等. 二極管反向恢復(fù)時(shí)間多檔測試技術(shù)［J］. 實(shí)驗(yàn)室研究與探索， 2021， 40（9）：6-7.

［10］ 唐茂森， 劉東， 沈俊，等. 低米勒電容超結(jié)MOSFET開關(guān)過程及反向恢復(fù)性能仿真研究［J］. 機(jī)車電傳動(dòng)， 2021（5）：9-10.

［11］ 劉松. 理解MOSFET時(shí)間相關(guān)及能量相關(guān)輸出電容Coss（tr）和Coss（er）［J］. 電子產(chǎn)品世界， 2019， 26（4）：5-6.

［12］ NAFIS B M， MAHMUD M， WANGS Z， et al. System and component level risk assessment for SiC MOSFET based inverter for traction application at high coolant temperatures and off-road mission profile［J］. Journal of Electronic Packaging： Transactions of the ASME， 2022， 9（2）：144-152.

Design and Performance of 650 V High-Voltage Superjunction MOSFET

ZHAO Yong

（Jiangsu Jing Charging New Energy Technology Co.， Ltd，Nanjing 210000， China）

Abstract： Power MOSFET （Metal-Oxide-Semiconductor Field-Effect Transistor） is a switch-type device controlled by an insulated gate. It has been widely used due to its high power capability and simple drive requirements. In this study， a 650V high-voltage superjunction MOSFET device was designed using deep trench etching and filling techniques. The device is mainly applied in power management for applications such as electric vehicle charging stations. The goal is to optimize the on-resistance while maintaining the same device parameters. The functionality of the power MOSFET device was verified through process simulation techniques. The relationship between the trench offset distance， doping concentration， on-resistance， and breakdown voltage was investigated. The results showed that the trench offset could cause charge imbalance in the superjunction region. Regardless of its polarity， as long as the trench offset occurs at the same horizontal position， the total charge in the super junction region would be different. With a constant pillar width， increasing the doping concentration resulted in a gradual decrease in both breakdown voltage and on-resistance. Furthermore， the on-resistance decreased as the doping concentration increased. This study provides valuable insights for optimizing and improving device design in the field of semiconductors.

Key words： superjunction MOSFET; process simulation; deep trench etching and filling technology; semiconductor

（責(zé)任編輯：王海燕）

收稿日期：2022-09-22

基金項(xiàng)目：國網(wǎng)江蘇省電力有限公司科技項(xiàng)目（J2020111）.

作者簡介：趙勇（1995—），男，江蘇南京市人，碩士，工程師，主要研究方向?yàn)楣β拾雽?dǎo)體分立器件.

引用格式：趙勇.650 V高壓型超結(jié)結(jié)構(gòu)MOSFET器件設(shè)計(jì)與性能研究［J］.安徽師范大學(xué)學(xué)報(bào)（自然科學(xué)版），2024，47（1）：27-32.