基于GPU的北斗B1寬帶復(fù)合信號實時發(fā)生器設(shè)計

王子涵, 巴曉輝,2,3,*, 姜 維,2,3, 蔡伯根, 王 劍,2,3, 文 韜,2,3

(1. 北京交通大學(xué)電子信息工程學(xué)院, 北京 100044; 2. 北京交通大學(xué)軌道交通控制與安全國家 重點實驗室, 北京 100044; 3. 北京市電磁兼容與衛(wèi)星導(dǎo)航工程技術(shù)研究中心, 北京 100044;4. 北京交通大學(xué)計算機與信息技術(shù)學(xué)院, 北京 100044)

0 引 言

隨著北斗衛(wèi)星導(dǎo)航系統(tǒng)的建成,北斗三代系統(tǒng)完成了從區(qū)域系統(tǒng)向全球系統(tǒng)的升級。為了保證信號的后續(xù)兼容,北斗三代衛(wèi)星仍需要在B1頻段發(fā)送傳統(tǒng)的B1I信號[1]。此外,北斗三代的B1頻段還新增了民用信號B1C,以提高系統(tǒng)的服務(wù)能力。為了節(jié)約衛(wèi)星有效載荷資源和延長導(dǎo)航衛(wèi)星的使用壽命,同一頻段的信號應(yīng)盡可能共用一條發(fā)射鏈路[2]。因此,B1頻段的信號需要先組合成一個基帶復(fù)合信號,然后通過共享載波進行廣播。但由于傳統(tǒng)的B1I信號和新型B1C信號的中心頻率不同,以及北斗三號B1復(fù)合信號的恒定包絡(luò)限制,北斗三號B1頻段需要使用新的調(diào)制技術(shù)和復(fù)用技術(shù),以滿足系統(tǒng)的要求和性能[3]。

單邊帶復(fù)數(shù)二進制偏移載波(single-sideband complex binary offset carrier, SCBOC)是一種用于衛(wèi)星導(dǎo)航的多路復(fù)用技術(shù),是在二進制偏移載波(binary offset carrier, BOC)的基礎(chǔ)上發(fā)展而來[4-6]。BOC調(diào)制將信號分為兩個邊帶,具有抗干擾性強、良好的多徑抑制能力等優(yōu)點[7]。SCBOC采用單邊帶偏移二進載波調(diào)制,相較于BOC調(diào)制,調(diào)制信號只包含單邊帶的BOC信號分量。北斗-3 B1頻段以SCBOC(14,2)調(diào)制作為多頻復(fù)用技術(shù),實現(xiàn)了與傳統(tǒng)B1I信號二進制相移鍵控(binary phase shift keying,BPSK)(2)調(diào)制信號的向后兼容,以提高衛(wèi)星導(dǎo)航系統(tǒng)的可靠性和兼容性[8-9]。

全球?qū)Ш叫l(wèi)星系統(tǒng)(global navigation satellite system, GNSS)由地面控制部分、空間衛(wèi)星星座和地面用戶設(shè)備三部分組成[10]。其中,地面用戶設(shè)備起到了至關(guān)重要的作用。高性能的接收機對于系統(tǒng)的正常運行非常重要,而衛(wèi)星信號模擬器的開發(fā)和調(diào)試是高性能接收機研發(fā)的關(guān)鍵要素之一。相比于接收機直接接收真實衛(wèi)星信號或者使用信號回放儀回放衛(wèi)星信號,衛(wèi)星信號模擬器可以按照用戶的要求,模擬不同環(huán)境下的衛(wèi)星信號,為接收機提供所需的測試環(huán)境[11]。此外,衛(wèi)星導(dǎo)航也在軍事領(lǐng)域得到了廣泛的研究,如利用欺騙技術(shù)影響對方武器和設(shè)備的作戰(zhàn)能力。生成高效的實時衛(wèi)星信號是研究這些技術(shù)的基礎(chǔ),具有非常重要的意義[12-13]。

衛(wèi)星信號模擬器由仿真控制軟件和信號生成硬件組成,用以模擬和生成GNSS信號[14]。仿真控制軟件負責(zé)配置載體運動軌跡和模擬場景,同時還能計算衛(wèi)星的位置、速度等參數(shù)。信號生成硬件中,數(shù)字信號處理器(digital signal processing, DSP) 負責(zé)計算導(dǎo)航信息、狀態(tài)參數(shù)和控制參數(shù)。信號通過現(xiàn)場可編程門陣列(field programmable gate array, FPGA)進行編碼和直接序列擴頻調(diào)制,生成數(shù)字中頻信號,然后經(jīng)由數(shù)模轉(zhuǎn)換和上變頻完成衛(wèi)星信號的生成[15-16]。目前,市面上的衛(wèi)星信號模擬器多基于FPGA進行設(shè)計,然而這種設(shè)計方法存在一些限制,如功能更改和拓展較為麻煩,對于后續(xù)新增的GNSS信號的支持也比較困難[17]。此外,由于FPGA的容量限制,支持多種信號的信號模擬器需要多張FPGA板卡。

近年來,基于軟件定義的無線電(software defined radio, SDR)的GNSS模擬器逐漸受到重視[18]。采用計算機仿真模擬軟件來代替DSP和FPGA生成數(shù)字中頻信號,衛(wèi)星通道的數(shù)量僅與計算機處理器的計算能力有關(guān),避免了FPGA容量限制對衛(wèi)星通道和信號種類的限制[19-21]。此外,由于整個信號處理過程在軟件端完成,因此后續(xù)功能拓展也更加方便。但是,在需要多通道、高采樣率衛(wèi)星信號的場景下,普通的中央處理器(central processing unit, CPU)難以實時生成模擬的GNSS信號,因此采用圖形處理器(graphics processing unit, GPU)加速以滿足實時、多通道、高速率的GNSS信號模擬需求已成為很多人的選擇[22-24]。

關(guān)于GPU生成衛(wèi)星信號的算法,前人已經(jīng)進行了一些研究。文獻[25] 對利用GPU并行加速生成GNSS信號的方法進行了系統(tǒng)性的總結(jié),并通過相同條件下比較CPU和CPU+GPU的運行時間充分體現(xiàn)了GPU對于GNSS信號加速生成的重要作用。文獻[26]和文獻[27]針對衛(wèi)星中頻信號的結(jié)構(gòu)以及調(diào)制特點,設(shè)計并優(yōu)化了程序的并行線程結(jié)構(gòu)以及內(nèi)存分配方式,利用GTX580實現(xiàn)了50 MHz采樣率、8通道下全球定位系統(tǒng)(global positioning system,GPS) L1C/A中頻信號的實時生成。文獻[28]設(shè)計了一種數(shù)據(jù)結(jié)構(gòu),通過節(jié)約擴頻碼、導(dǎo)航電文的內(nèi)存占用,加快數(shù)據(jù)訪問速度,利用Quaro M5000實現(xiàn)了50 MHz采樣率、16通道下北斗B1I信號的實時生成。文獻[29]提出了一種基于統(tǒng)一計算設(shè)備架構(gòu)流(compute unified device architecture stream, CUDA)技術(shù)的直接數(shù)字頻率合成(direct digital frequency synthesizer, DDFS)加速算法。通過對計算任務(wù)的算法、數(shù)據(jù)結(jié)構(gòu)、代碼邏輯等方面進行優(yōu)化,利用GTX285實現(xiàn)了58 MSPS采樣率下衛(wèi)星信號的實時模擬。但是,前人研究的對象多集中于GPS L1C/A、北斗B1I等傳統(tǒng)信號體系,且優(yōu)化的方向主要在程序并行線程結(jié)構(gòu)、內(nèi)存訪問方式和數(shù)據(jù)存儲方法等針對GPU執(zhí)行部分,程序在執(zhí)行核函數(shù)之外的命令時,仍然采取串行運行的方式,這造成了算力資源的浪費。因此,本文在繼承前人并行線程結(jié)構(gòu)、內(nèi)存訪問方式優(yōu)化思想的基礎(chǔ)上,提出了基于異步運算的加速采樣點數(shù)據(jù)計算的CUDA優(yōu)化計算方案,實現(xiàn)北斗B1寬帶復(fù)合信號的生成。

本文闡述了一種SDR-GNSS信號模擬器的結(jié)構(gòu)框架。該框架中,仿真控制軟件基于本文提出的優(yōu)化算法,構(gòu)建基于“CPU+GPU”異構(gòu)運算架構(gòu)的中頻信號生成算法,快速實時生成GNSS數(shù)字中頻信號,并送入通用軟件無線電設(shè)備(universal software radio peripheral, USRP)中。由USRP完成數(shù)模轉(zhuǎn)換、正交校正、上變頻,將數(shù)字中頻信號轉(zhuǎn)換為射頻信號發(fā)射,模擬生成真實GNSS信號。由于中頻信號的生成在軟件端完成,整個系統(tǒng)具有很好的擴展性,方便測試和驗證。

1 信號發(fā)生器體系結(jié)構(gòu)

1.1 系統(tǒng)總體架構(gòu)

信號模擬器由軟件端和硬件端兩個部分組成,如圖1所示。軟件端通過仿真控制軟件實時控制、計算可見衛(wèi)星的相關(guān)參數(shù)(如載波相位、偽碼相位和信號幅度),并產(chǎn)生對應(yīng)時間段的數(shù)字中頻信號。信號經(jīng)過高速數(shù)據(jù)傳輸接口傳輸信號到硬件端,硬件端對信號進行處理后通過射頻前端發(fā)出,生成模擬GNSS信號。

圖1 GNSS信號模擬器體系結(jié)構(gòu)Fig.1 Architecture of GNSS signal simulator system

1.2 中頻信號結(jié)構(gòu)

由于北斗B1I信號和B1C信號分別處于不同的頻點,在一條發(fā)射鏈路中同時發(fā)射兩種信號需要采用新的調(diào)制和復(fù)用技術(shù)。具體來說,B1C信號采用正交復(fù)用二進制偏移載波調(diào)制(quadrature multiplexed binary offset carrier,QMBOC)(6, 1, 1/11)調(diào)制,B1I信號采用SCBOC(14, 2)調(diào)制,以滿足頻譜約束,最后運用交調(diào)構(gòu)建恒甩絡(luò)復(fù)用(constant envelope multiplexing via intermodulation construction,CEMIC)技術(shù)[30-31]實現(xiàn)寬帶恒包絡(luò)信號的生成。北斗三代B1寬帶復(fù)合信號基帶表達式如下:

(1)

式中:SB1I(t)、SB1C_data(t)、SB1C_pilot(t)分別表示B1I信號分量以及B1C信號的數(shù)據(jù)分量和導(dǎo)頻分量。本文以隨機選擇的碼速率為2.046 MHz的Gold碼序列代替SB1Q(t)。SB1I(t)、SB1C_data(t)和SB1C_pilot(t)的表達式如下所示:

sB1I(t)=cB1I(t)dB1I(t)

(2)

(3)

(4)

式中:dB1I(t)、dB1C(t)分別為B1I和B1C信號的導(dǎo)航電文;cB1I(t)、cB1C_data(t)、cB1C_pilot(t)分別為B1I信號的擴頻碼、B1C信號數(shù)據(jù)通道和導(dǎo)頻通道的擴頻碼;scB1C_data(t)和scB1C_pilot(t)的表達式如下所示:

scBIC _data(t)=sign(sin(2πfsc,at))

(5)

(6)

式中:fsc,a=f0;fsc,b=6f0;f0=1.023 MHz為衛(wèi)星信號的基準頻率; sign(·)表示取符號函數(shù),當x≥0時取1,當x<0時取-1。

副載波scd(t)和scp(t)的表達式分別為

(7)

(8)

式中:fs=7.161 MHz為副子載波頻率。通過對scd(t)和scp(t)復(fù)子載波的幅度和相位進行改進,修正最終結(jié)果的幅度值,實現(xiàn)信號幅度的恒定。

1.3 中頻信號產(chǎn)生

生成數(shù)字中頻信號的方法是每次生成T時間(仿真步長)的數(shù)據(jù)。假設(shè)采樣率為FS,每個仿真步長時間內(nèi)生成的GNSS采樣點的數(shù)量為N=FS·T。即為保證信號的實時生成,模擬器必須保證能在T時間內(nèi)至少產(chǎn)生N個采樣數(shù)據(jù)。

由第1.2節(jié)可知,中頻信號的基本構(gòu)成,中頻信號產(chǎn)生必須得到B1I、B1C信號對應(yīng)的擴頻碼、導(dǎo)航電文以及載波相位和碼相位。擴頻碼和導(dǎo)航電文可以根據(jù)對應(yīng)的接口控制文件(interface control document, ICD)和星歷文件計算得到,中頻信號產(chǎn)生的關(guān)鍵在于信號的碼相位和載波相位的計算。本文通過一階線性插值的方法得到對應(yīng)信號的偽碼和載波相位。采樣數(shù)據(jù)生成過程如下。

(1) 多普勒頻偏計算。根據(jù)衛(wèi)星星歷和設(shè)置的本地接收時間,通過迭代計算的方法得到衛(wèi)星位置,算出衛(wèi)星與用戶之間的偽距,最后得到載波多普勒頻偏:

(9)

(10)

式中:v表示所求的徑向速度;r1和r0表示兩個相鄰時刻的偽距;dt表示兩偽距的時間差,在這里等于仿真步長T;fdc表示載波的多普勒頻移;c表示光速;fL1=1 575.42 MHz,為B1頻點的載波頻率。

B1I信號的碼多普勒fdcode,B1I和子載波多普勒fdsc,B1I為

(11)

B1C信號的碼多普勒fdB1C,code和子載波多普勒fdB1C,sc為

(12)

式中:fcode,B1I=2.046 MHz,fcode,B1C=1.023 MHz,分別為B1I信號和B1C信號的碼頻率;fB1I,sc、fsc,a和fsc,b分別為B1I信號和B1C信號的子載波頻率,其中fsc,B1I=14.322 MHz,fsc,a=1.023 MHz,fsc,b=6.138 MHz。

(2) 確定偽碼步進、載波步進和子載波步進。步進的計算方法是由偽碼頻率或中頻載波頻率除以信號采樣率,得到每前進一個采樣點對應(yīng)碼相位和載波相位的變化量,即碼相位和載波相位的步進。計算過程如下所示:

(13)

(14)

(15)

式中:φSi、θSi和ΨSi為所求的碼步進、載波步進和子載波步進;fc為中頻載波頻率;FS為采樣率;fcode為擴頻碼的頻率;fsc為子載波頻率;fd,code和fd,sc為對應(yīng)信號的碼多普勒和子載波多普勒。

(3) 計算每顆被分配通道的可見星任意采樣點時刻的偽碼相位和載波相位,如下所示:

φi[k]=φFi+k·φSi

(16)

θi[k]=θFi+k·θSi

(17)

Ψi[k]=ΨFi+k·ΨSi

(18)

式中:φi[k]、θi[k]和Ψi[k]分別表示通道i衛(wèi)星第k個采樣點的碼相位、載波相位以及子載波相位;φFi、θFi和ΨFi表示碼相位、載波相位和子載波相位每個采樣點之間的增長量。

2 GPU加速算法

2.1 異構(gòu)運算架構(gòu)

為了提高GPU的計算效率,本文通過劃分各線程的計算任務(wù)以及優(yōu)化線程內(nèi)存訪問速度兩個方面對GPU程序進行優(yōu)化?！癈PU+GPU”異構(gòu)運算架構(gòu)下的中頻信號各個采樣點的計算過程如圖2所示。

圖2 軟件并行運算架構(gòu)Fig.2 Software parallel computing architecture

中頻信號的生成過程可以劃分為CPU運算和GPU運算兩個部分:對于CPU運算部分,根據(jù)用戶輸入的廣播星歷和本地時間,通過迭代計算的方法得到每個T時間段起始時刻對應(yīng)的精確發(fā)射時間、衛(wèi)星位置和偽距。接著,根據(jù)衛(wèi)星位置和用戶位置計算初始載波相位,根據(jù)發(fā)射時間計算碼相位,根據(jù)偽距和用戶運動軌跡計算載波多普勒和碼多普勒,得到載波步進和碼步進。

對于GPU運算部分:將上述得到的B1I信號和B1C信號的碼相位、載波相位及其步進送入線程中。然后,將擴頻碼、導(dǎo)航電文和正弦余弦表送入GPU的紋理內(nèi)存,以便訪問。接下來,線程根據(jù)獲取的信息以及中頻信號計算公式,計算出每個采樣點對應(yīng)的輸出結(jié)果。最后,線程通過共享內(nèi)存數(shù)據(jù)合并輸出,并將結(jié)果傳回到CPU的頁鎖定內(nèi)存中,提供給射頻端。

受限于GPU內(nèi)存大小的限制,不可能通過調(diào)用一次GPU核函數(shù)完成全部中頻信號采樣點的計算,有必要對數(shù)據(jù)進行分塊。理想情況下,每個采樣點都會對應(yīng)單獨的傳播時延,但若要單獨計算每一個傳播時延,這樣對計算機的算力要求過大?？紤]到在一個較短的時間T內(nèi),傳播時延的變化量非常小,故可以認為T時間內(nèi)的傳播時延以及多普勒頻偏保持不變,以此作為數(shù)據(jù)分塊的依據(jù)。在T時間內(nèi),根據(jù)起始時刻的初始相位和步進,得到任意采樣點中頻信號的輸出值。由此得到GPU并行計算模型,如圖3所示。

圖3 GPU并行計算模型Fig.3 GPU parallel computing model

l、m、n分別表示單個block中線程的行數(shù)和列數(shù)以及所使用的線程塊的個數(shù),滿足下列關(guān)系:

(19)

式中:l的值取決于可見星的數(shù)目,并決定單個線程塊的行數(shù);FS是信號采樣率;T為信號仿真步長;m為單個線程塊的列數(shù);n為分配的線程塊的數(shù)目,其值取決于FS、T和m。所述并行架構(gòu)設(shè)計優(yōu)化就在于對m的值進行設(shè)計。

2.2 并行線程架構(gòu)設(shè)計

線程并行架構(gòu)設(shè)計主要考慮以下兩個方面。

(1) 確保使用了足夠多的線程束,以及CUDA流多處理器(streaming multiprocessor, SM)沒有進入空閑。SM可看作GPU的心臟,線程束是GPU并行計算的基本單元,一個線程束包含32個并行線程,這32個線程同時執(zhí)行同一條指令,一個線程束中的線程必須在同一個block中。一個SM中,并不一定會一次性執(zhí)行完線程束中的所有內(nèi)容,這個時候就切換到別的線程束進行計算,由此可以避免等待的時間。理論上,當一個SM中有足夠多的線程束進行切換時,就可以避免因為SM等待而造成的時間浪費。

(2) 基本上線程束分組的行為是由SM以連續(xù)的方式自行進行的,最后不足32的部分獨立組成一個線程束,這可能會導(dǎo)致算力的浪費。所以系統(tǒng)應(yīng)盡量確保block中使用的線程數(shù)量為32的整數(shù)倍,以節(jié)約計算機的運行資源。

2.3 內(nèi)存結(jié)構(gòu)優(yōu)化

一般情況下,CPU與GPU各自的內(nèi)存中的數(shù)據(jù)無法互相直接讀取。將CPU內(nèi)存稱為主機內(nèi)存,GPU內(nèi)存稱為設(shè)備內(nèi)存,獲取GPU計算結(jié)果需要經(jīng)過如下步驟。

步驟 1從主機內(nèi)存向到設(shè)備內(nèi)存中傳輸數(shù)據(jù)。將T時刻對應(yīng)的碼相位、載波相位及其步進等輸入信息傳輸?shù)皆O(shè)備內(nèi)存中。

步驟 2GPU內(nèi)的各個線程并行執(zhí)行核函數(shù),而后將各個線程的計算結(jié)果合并,得到最終結(jié)果。

步驟 3從設(shè)備內(nèi)存向主機內(nèi)存?zhèn)鬏敂?shù)據(jù)。將各個采樣點的輸出結(jié)果由設(shè)備內(nèi)存拷貝到主機內(nèi)存中。

不同于CPU,GPU內(nèi)有足夠多的算術(shù)邏輯單元(arithmetic and logic unit, ALU),因此程序運行速度的快慢主要受到內(nèi)存訪問速度的影響,程序在步驟1～步驟3的內(nèi)存讀取過程中花費了大量時間。因此,程序優(yōu)化的重點,在于針對上述問題進行優(yōu)化。

頁鎖定主機內(nèi)存也稱為固定內(nèi)存或不可分頁內(nèi)存。其優(yōu)勢在于操作系統(tǒng)不會對此內(nèi)存進行分頁以交換到磁盤,因此該內(nèi)存不會被破壞或重新定位。相比之下,GPU在應(yīng)用直接內(nèi)存訪問(direct memory access, DMA)技術(shù)與主機之間傳輸數(shù)據(jù)的過程中,主機可能會移動可分頁數(shù)據(jù),這會對DMA操作造成延遲。頁鎖定主機內(nèi)存的性能比標準可分頁內(nèi)存的性能高出約2倍,通過使用頁鎖定內(nèi)存完成步驟1和步驟3中的數(shù)據(jù)傳輸工作,可以顯著提高程序的運行效率。

在中頻信號的生成過程中,常會用到較長時間內(nèi)不會發(fā)生改變的量,如導(dǎo)航電文、擴頻碼、正余弦表等。這些數(shù)據(jù)本身數(shù)量較多,直接訪問所需的時間較長。本文采用紋理內(nèi)存的方式對此類信息進行加速。

紋理內(nèi)存是專門針對具有大量空間局部性內(nèi)存訪問模式的圖形應(yīng)用程序而設(shè)計的。具體來說,當線程讀取的位置與周圍線程的讀取位置非常接近時,將設(shè)備內(nèi)存綁定為紋理內(nèi)存可以減少內(nèi)存請求次數(shù),提高內(nèi)存帶寬的利用效率。對于擴頻碼、導(dǎo)航電文等存在空間局部性的數(shù)據(jù)訪問,紋理內(nèi)存的特性非常契合,能夠顯著提升設(shè)備內(nèi)存的訪問速度。

此外,在步驟2線程計算和合并中頻數(shù)據(jù)時,需要涉及線程內(nèi)部的累乘和線程間的累加操作。線程內(nèi)部的累乘操作可以快速完成,使用寄存器內(nèi)存即可;線程間的累加則需要借由外部的設(shè)備內(nèi)存完成,設(shè)備內(nèi)存中可用于線程間通信的共有全局內(nèi)存和共享內(nèi)存兩種。在一般情況下,可以選擇全局內(nèi)存,因為其空間充足,但訪問延遲較高。然而,若進行線程間累加,共享內(nèi)存是更好的選擇。這是因為共享內(nèi)存存放于片上,相比于全局內(nèi)存,擁有較高的帶寬和很低的延時,非常適合線程間累加的操作。圖4為設(shè)備內(nèi)存模型。

圖4 GPU內(nèi)存模型Fig.4 GPU memory model

2.4 CUDA流加速

CUDA流在加速程序方面扮演著重要的角色。每個CUDA流表示一個GPU操作隊列,隊列中的操作按照指定的順序執(zhí)行。系統(tǒng)可以在流中添加一些操作,例如核函數(shù)調(diào)用、內(nèi)存復(fù)制以及事件的啟動和結(jié)束等。每一個CUDA流的執(zhí)行都可以視為GPU的一個任務(wù),這些任務(wù)可以彼此異步的運行。將流視為有序的操作隊列,其中包含有一個或多個內(nèi)存復(fù)制引擎,以及一個核函數(shù)調(diào)用引擎,這些引擎彼此獨立運行。CUDA程序按照操作順序?qū)⒋a調(diào)用到硬件上執(zhí)行,圖5說明了這種依賴關(guān)系,其中從核函數(shù)到復(fù)制操作的箭頭表示,復(fù)制操作必須要等待核函數(shù)執(zhí)行完成后才能開始。

圖5 CUDA流執(zhí)行的依賴性Fig.5 Dependency of CUDA stream execution

因此,需要安排合理的隊列順序,特別是在同一個流中。為避免堵塞,另一個流的內(nèi)存復(fù)制或核函數(shù)調(diào)用操作,CUDA流采用寬度優(yōu)先的方式來調(diào)度所有操作。假設(shè)內(nèi)存復(fù)制時間與核函數(shù)運行時間大致相當,程序的執(zhí)行時間線如圖6所示。

圖6 CUDA流程序執(zhí)行時間線Fig.6 Execution timeline of CUDA stream program

如果不做特別的處理,CUDA會默認只使用一個Default Stream,這會導(dǎo)致單個流的操作隊列順序必須嚴格執(zhí)行,也就是說在執(zhí)行內(nèi)存復(fù)制操作時,核函數(shù)將進入等待,而在執(zhí)行核函數(shù)調(diào)用時,內(nèi)存復(fù)制引擎也將空閑,這會極大地造成資源的浪費。

CUDA流正是解決這類問題的重要工具,具有如下顯著特性:① 數(shù)據(jù)傳遞和核函數(shù)調(diào)用可以在不同的流中同時進行。② 所有的流會在程序運行過程中同時啟動,并由GPU來決定調(diào)用的順序。

圖7可以充分體現(xiàn)使用CUDA流加速帶來的程序加速方面的好處。多個CUDA流可以使數(shù)據(jù)傳輸與計算并行執(zhí)行,相比Default Stream狀態(tài)下增加了相當多的數(shù)據(jù)吞吐量,對于大規(guī)模數(shù)據(jù)運算具有重要意義。

圖7 CUDA流加速效果對比Fig.7 Comparison of CUDA stream acceleration effect

3 信號測試與驗證

3.1 信號測試與驗證流程

信號測試與驗證流程如圖8所示,系統(tǒng)根據(jù)用戶的輸入?yún)?shù)和配置文件,在“CPU+GPU”異構(gòu)運算架構(gòu)下實時生成衛(wèi)星中頻信號。然后,將信號通過USRP轉(zhuǎn)化為射頻信號發(fā)送,最后由軟硬件接收機驗證信號的正確性。

3.1.1 頻譜圖驗證

對信號生成軟件輸出的中頻信號值進行頻譜分析,結(jié)果如圖9所示?？梢郧逦吹紹1I信號和B1C信號的頻譜分量,頻譜特性與理論值一致。

圖8 信號測試與驗證流程Fig.8 Signal testing and verification process

圖9 中頻信號頻譜特性Fig.9 Spectrum characteristics of intermediate frequency signals

3.1.2 接收機驗證

將USRP發(fā)射出的射頻信號接到U-blox接收機中進行分析定位,驗證生成信號的正確性,接收機定位結(jié)果示意圖以及設(shè)備連接圖如圖10和圖11所示。

圖10 接收機驗證信號正確性Fig.10 Receiver verification of signal correctness

圖11 接收機測試驗證連線圖Fig.11 Receiver test verification wiring schematic

運用軟件接收機對6號和9號衛(wèi)星B1I分量和B1C分量的載波多普勒頻移值分別進行跟蹤,結(jié)果如圖12和圖13所示。

圖12 6號星載波多普勒跟蹤結(jié)果Fig.12 Satellite carrier 6 Doppler tracking results

圖13 9號星載波多普勒跟蹤結(jié)果Fig.13 Satellite carrier 9 Doppler tracking results

測試結(jié)果表明,B1I分量和B1C分量信號多普勒頻移的變化趨勢一致,載波多普勒跟蹤值的比值與B1I信號和B1C信號載波頻率的比值一致。以9號星為例,t=1 s時刻,信號B1I分量載波多普勒跟蹤值為452.1 Hz,B1C分量載波跟蹤多普勒跟蹤值為456.2 Hz,二者的比值等于B1I頻點1 561.098 MHz與B1C頻點1 575.42 MHz之比,由此確定載波多普勒頻率結(jié)果符合理論值。

3.2 加速效果驗證

本文使用CUDA架構(gòu)作為開發(fā)平臺,所采用的軟硬件型號及性能參數(shù)如表1所示。

表1 硬件型號及性能參數(shù)Table 1 Hardware model and performance parameters

本節(jié)對第2節(jié)所提到的GPU程序優(yōu)化加速方法的效果進行驗證。圖14是在8顆可見衛(wèi)星的情況下,統(tǒng)計不同采樣率下生成1 s衛(wèi)星中頻信號所需花費的時間;圖15是在信號采樣率為30 MHz時,統(tǒng)計不同可見星下生成1 s衛(wèi)星中頻信號所花費的時間。

圖14 不同采樣率下的加速效果Fig.14 Acceleration effect at different sampling rates

圖15 不同可見星下的加速效果Fig.15 Acceleration effect at different visible satellites

從圖14和圖15可以看出,針對信號采樣率的不同,采用內(nèi)存優(yōu)化方法后,程序運行速度相比優(yōu)化前提升約7%,在CUDA流加速+內(nèi)存優(yōu)化方法下,程序運行速度提升約13%。針對可見星數(shù)目的不同,在采用內(nèi)存優(yōu)化方法后,程序運行速度提升了5%,采用CUDA流加速+內(nèi)存優(yōu)化方法下,程序運行速度提升了10%。

此外,圖15中程序優(yōu)化效果的起伏波動較大,可能是因為可見星數(shù)目的變化影響了線程的并行結(jié)構(gòu),即第2.1節(jié)中的k值,針對設(shè)計程序并行架構(gòu)對程序加速效果的影響如圖16所示。實驗條件為固定可見衛(wèi)星的數(shù)量為8,信號采樣率固定為30 MHz,記錄m取值的不同對程序產(chǎn)生1 s中頻信號所花費時間的影響。

圖16 線程架構(gòu)對程序運行時間的影響Fig.16 Impact of thread architecture on program runtime

從圖16可得,當m的值分別為8、12、16、20、24、28、32時,信號花費時間相比其他情況下更短,這是因為由于可見星的k值為8,當m取上述值時,單個線程塊中線程的總數(shù)為32的倍數(shù),從而使得每個線程束中的線程都得到了充分的利用。本文m取值16,是在綜合考慮上述因素以及單個線程塊最大線程個數(shù)的限制后的選擇:如果取值更小,則更容易出現(xiàn)線程束的浪費;如果取值更大,則會限制最大可見星數(shù)量。

本文所涉及的信號生成加速方法已在GitHub上開源[32]。

4 結(jié) 論

本文設(shè)計了一種針對北斗B1寬帶復(fù)合信號的實時生成方案,構(gòu)建了基于“CPU+GPU”異構(gòu)運算架構(gòu)下的中頻信號生成算法,實現(xiàn)了SCBOC調(diào)制下北斗-3 B1寬帶復(fù)合中頻信號的快速實時生成,并送到USRP中轉(zhuǎn)換為射頻信號播發(fā)。通過這種方式,實現(xiàn)了對真實衛(wèi)星信號在地面情景下的精準實時復(fù)現(xiàn),使用U-blox商用硬件接收機進行驗證,證實了信號的正確性。此外,本文還提出了一種基于CUDA流異步運算的GPU加速方法,從線程并行架構(gòu)設(shè)計、設(shè)備內(nèi)存優(yōu)化方案、CUDA流異步加速3個角度,加速衛(wèi)星數(shù)字中頻信號的計算過程,并通過實驗驗證了效果。實驗結(jié)果表明,本文采用的加速方法可以使程序運行速度相比優(yōu)化前提升約10%。