一款基于GaAs 工藝的改進(jìn)型Wilkinson功率分配器芯片

張 斌，汪柏康，張沁楓，孫文俊，秦戰(zhàn)明，權(quán)帥超

（中國(guó)電子科技集團(tuán)第五十八研究所，江蘇 無(wú)錫 214035）

0 引言

在射頻/微波系統(tǒng)中，功率分配器（簡(jiǎn)稱功分器）是最常見(jiàn)的無(wú)源器件[1]。功分器是一種將信號(hào)功率按照工程實(shí)際需求來(lái)分配的器件，在分支端口相位幅度一致的情況下，也可用于功率合成器，實(shí)現(xiàn)多路信號(hào)的功率合成。在多通道大規(guī)模射頻收發(fā)集成電路系統(tǒng)中，功分器是信號(hào)的“中轉(zhuǎn)站”，為系統(tǒng)實(shí)現(xiàn)信號(hào)的分配與合成。隨著微波毫米波電路小型化、高集成度、超寬帶的發(fā)展，研發(fā)一款高性能的功分器至關(guān)重要。

功分器的實(shí)現(xiàn)方式有很多種，如SIW 功分器[2]、波導(dǎo)功分器[3]、微帶功分器[4]等。SIW 功分器和波導(dǎo)功分器一般多用于大功率收發(fā)系統(tǒng)模塊間的功率合成或分配，這類功分器體積大、頻帶窄，只適用于特定電路系統(tǒng)。而微帶功分器又可分為Wilkinson 功分器、電阻性功分器和T 型結(jié)功分器，其中Wilkinson 功分器由于結(jié)構(gòu)簡(jiǎn)單、易于集成、隔離度高等優(yōu)點(diǎn)被廣泛應(yīng)用[5]。

近年來(lái)隨著半導(dǎo)體技術(shù)的飛速發(fā)展，以化合物半導(dǎo)體（GaAs、GaN、InP 等）為襯底的單片微波集成電路（MMIC）成為當(dāng)今小型化、超寬帶、高集成度、低成本和多功能設(shè)計(jì)的主要研究方向[6]。本文以實(shí)際項(xiàng)目需求為背景，借助于是德科技公司（KEYSIGHT）的ADS（Advanced Design System）軟件[7]，以及與之適用的國(guó)內(nèi)某GaAs IPD 工藝代工廠提供的PDK（Process Design Kit）工藝設(shè)計(jì)包，設(shè)計(jì)一款性能良好的4～20 GHz 小型化、改進(jìn)型一分二Wilkinson 功分器芯片。

1 電路設(shè)計(jì)

1.1 Wilkinson 功分器理論分析

功分器的技術(shù)指標(biāo)包含工作帶寬、分配損耗（固有損耗）、插入損耗、輸出端口的隔離度以及端口回波損耗等，這些性能的優(yōu)劣決定了功分器的優(yōu)劣[8]。

圖1 所示為單節(jié)傳統(tǒng)一分二Wilkinson 功分器電路原理圖，輸入端口為特性阻抗Z0=50 Ω 的傳輸線，輸出端口為特性阻抗R1、R2（單位為Ω）的傳輸線，中間的分支結(jié)構(gòu)由兩根電長(zhǎng)度均為λ/4 的特性阻抗Z1和Z2的傳輸線以及隔離電阻r組成。當(dāng)信號(hào)由端口1 輸入時(shí)，經(jīng)過(guò)分支網(wǎng)絡(luò)分為兩路信號(hào)，由端口2、端口3 輸出。

圖1 一分二Wilkinson 功分器電路原理圖

根據(jù)功分器端口匹配的三個(gè)條件[9]，可以得到圖1中Wilkinson 功分器的各項(xiàng)參數(shù)，公式為：

式中k2為兩個(gè)輸出端口的功率比。對(duì)于二等分功分器來(lái)說(shuō)，即k2=1，輸出端口特性阻抗R1、R2等于輸入端口的特性阻抗Z0，功分網(wǎng)絡(luò)兩條支路特性阻抗Z1=Z2=Z0，隔離電阻r=2Z0。此時(shí)兩路信號(hào)幅度相同、相位相等，由于端口2 與端口3 之間被隔離電阻r直接連通，使得從端口2 經(jīng)由功分結(jié)到達(dá)端口3 的信號(hào)相比直接從端口2 經(jīng)隔離電阻r到達(dá)端口3 的信號(hào)多走了兩個(gè)λ/4 波長(zhǎng)的距離，兩股信號(hào)在端口3 處形成180°的相位差進(jìn)而相互抵消掉，同樣從端口3 進(jìn)入的信號(hào)到達(dá)端口2 時(shí)亦會(huì)相互抵消，所以功分器兩輸出端口之間具有非常良好的隔離性[10]。

以上分析針對(duì)于單節(jié)一分二功分器。單節(jié)功分器設(shè)計(jì)簡(jiǎn)單，具有插損小的優(yōu)點(diǎn)，但頻帶較窄、隔離度不高。當(dāng)使用單節(jié)結(jié)構(gòu)設(shè)計(jì)寬帶功分器時(shí)，電路的參數(shù)指標(biāo)會(huì)惡化，這時(shí)可以通過(guò)增加功分器節(jié)數(shù)來(lái)擴(kuò)大帶寬，提高隔離度。圖2 所示為多節(jié)結(jié)構(gòu)的二等分Wilkinson功分器電路。多節(jié)結(jié)構(gòu)功分器傳輸線特性阻抗和隔離電阻分析方法與單節(jié)分析方法類似。圖中，Z1，Z2，…，Zn分別為各節(jié)電長(zhǎng)度為λ/4 傳輸線的特性阻抗，R1，R2，…，Rn分別為各節(jié)之間的隔離電阻[11]。在多節(jié)阻抗變換中，若各階梯阻抗產(chǎn)生的反射波彼此抵消，便可以使匹配的頻帶變寬[12]。由此可知，選用Wilkinson 的節(jié)數(shù)越多，功分器的工作頻帶也就越寬。實(shí)際設(shè)計(jì)功分器時(shí)，應(yīng)根據(jù)性能指標(biāo)要求選擇合適的節(jié)數(shù)。

圖2 多節(jié)一分二功分器電路圖

表1 為多節(jié)一分二功分器的設(shè)計(jì)參數(shù)，其中f2/f1為比例帶寬，N為節(jié)數(shù)，ISO（min）為理想時(shí)最小隔離度。由表1可以得到各節(jié)的λ/4傳輸線特性阻抗和隔離電阻。

表1 多節(jié)一分二功分器參數(shù)

1.2 改進(jìn)的Wilkinson 功分器設(shè)計(jì)

1.2.1 電路拓?fù)浣Y(jié)構(gòu)的改進(jìn)

對(duì)于超寬帶Wilkinson 功分器的設(shè)計(jì)，不能盲目增加節(jié)數(shù)。功分器的損耗會(huì)隨著引入節(jié)數(shù)的增加而增加，同時(shí)電路面積也會(huì)變大。

本文設(shè)計(jì)的功分器頻率為4～20 GHz，比例帶寬f2/f1=5，由表1 可知，傳統(tǒng)設(shè)計(jì)至少需要4 節(jié)結(jié)構(gòu)，電路面積會(huì)非常大。為了實(shí)現(xiàn)小型化、超寬帶的要求，本文設(shè)計(jì)采用兩節(jié)改進(jìn)后的Wilkinson 功分器拓?fù)浣Y(jié)構(gòu)，如圖3 所示。在傳統(tǒng)一分二的Wilkinson 功分器隔離電阻的兩端，分別引入大小相等的2 個(gè)串聯(lián)頻率補(bǔ)償電容C1、C2。這種電容電阻串聯(lián)網(wǎng)絡(luò)有兩方面作用：一方面可以實(shí)現(xiàn)低頻段的耦合抑制功能，從而提升低頻段端口之間的隔離度，擴(kuò)展功分器帶寬，在不增加尺寸的條件下將傳統(tǒng)兩節(jié)Wilkinson 功分器的比例帶寬由2∶1 提升至5∶1；另一方面，加入的電容可以參與端口匹配，優(yōu)化電路的端口回波損耗。這種新型結(jié)構(gòu)功分器的各分支特性阻抗和隔離電阻依舊可以通過(guò)表1 查得，電容大小根據(jù)具體電路實(shí)際優(yōu)化得到。

圖3 改進(jìn)后的Wilkinson 功分器電路圖

由表1可知：當(dāng)Z0=50 Ω 時(shí)，第1節(jié)阻抗Z1=81.99 Ω，第2 節(jié)阻抗Z2=60.985 Ω，隔離電阻R1=98 Ω，隔離電阻R2=241 Ω。在確定工藝，已知傳輸線中心頻率、特性阻抗和電長(zhǎng)度的情況下，可以根據(jù)ADS 中LineCalc 插件[13]算出傳輸線的寬度和長(zhǎng)度，如圖4所示。由此得到：第1節(jié)傳輸線寬度W1=14.5 μm，長(zhǎng)度L1=2 320 μm；第2 節(jié)傳輸線寬度W2=41 μm，長(zhǎng)度L2=2 243 μm。對(duì)于這個(gè)長(zhǎng)度的傳輸線，采用傳統(tǒng)的操場(chǎng)式布局走線，電路尺寸會(huì)非常大[14]。

圖4 LineCalc 計(jì)算傳輸線

1.2.2 電路版圖布局的改進(jìn)

為了滿足小型化的需求，對(duì)功分器的走線布局進(jìn)行改進(jìn)，將操場(chǎng)式走線改為蛇形環(huán)繞式走線，有效縮小了功分器的面積。圖5 所示是同等電長(zhǎng)度下操場(chǎng)式走線與蛇形環(huán)繞式走線的版圖對(duì)比。兩種結(jié)構(gòu)電長(zhǎng)度相等，隔離電阻相同，均未添加補(bǔ)償電容，仿真對(duì)比如圖6 所示。由圖5、圖6 可知，兩種結(jié)構(gòu)的電性能偏差在可調(diào)整范圍內(nèi)，但是采用蛇形環(huán)繞式走線的電路面積比操場(chǎng)式走線的電路面積減小近半。

圖5 操場(chǎng)式和蛇形環(huán)繞式兩種布局走線對(duì)比

圖6 操場(chǎng)式和蛇形環(huán)繞式兩種布局走線仿真對(duì)比

1.2.3 改進(jìn)后的電路優(yōu)化仿真

如圖7 所示，在蛇形環(huán)繞式功分器的隔離電阻處加入補(bǔ)償電容。在ADS 原理圖中，掃描電容C1、C2，C1掃描范圍為0.1～1 pF，C2掃描范圍為0.1～1 pF，得到的S參數(shù)仿真結(jié)果如圖8 所示。

圖7 加入補(bǔ)償電容后的蛇形環(huán)繞式功分器

圖8 掃描補(bǔ)償電容仿真結(jié)果

由圖8 中可以看出，加入補(bǔ)償電容對(duì)插損影響非常小，對(duì)隔離度的改善非常顯著。最終迭代仿真，優(yōu)化得到串聯(lián)電容C1=0.6 pF，C2=0.55 pF。最終設(shè)計(jì)的電路版圖如圖9 所示，該電路momentum 電磁仿真結(jié)果如圖10所示。

圖10 功分器仿真結(jié)果

由圖10 可以看出，在4～20 GHz 內(nèi)，分配損耗為3 dB，插損典型值為0.65 dB，回波損耗典型值為20 dB，隔離度典型值達(dá)到25 dB，說(shuō)明該功分器的性能達(dá)到了加工流片標(biāo)準(zhǔn)。

2 測(cè)試結(jié)果分析

芯片加工是基于國(guó)內(nèi)GaAs IPD 工藝線完成的，該工藝線采用了外延和離子注入技術(shù)，表面采用了SiN 保護(hù)，使得芯片具有良好的接地和穩(wěn)定性[15]。

圖11 所示為功分器芯片的實(shí)物圖，整個(gè)芯片尺寸為1.0 mm×0.9 mm×0.1 mm，芯片內(nèi)部主要包含有薄膜電阻、MIM 電容、微帶線等元器件。

圖11 功分器芯片實(shí)物圖

微波測(cè)試系統(tǒng)由Cascade Microtech 探針臺(tái)、PNA?XN5244A 矢量網(wǎng)絡(luò)分析儀[16]組成。

芯片實(shí)物測(cè)試結(jié)果如圖12 所示，可以看出實(shí)測(cè)結(jié)果與仿真結(jié)果相似，通帶內(nèi)插損典型值為0.65 dB，隔離度典型值達(dá)到25 dB，輸入回波損耗≥14 dB，輸出回波損耗≥15 dB。實(shí)測(cè)結(jié)果滿足設(shè)計(jì)要求，芯片間測(cè)試一致性良好。

圖12 芯片測(cè)試結(jié)果

本文設(shè)計(jì)的功分器與國(guó)內(nèi)產(chǎn)品手冊(cè)中類似頻段功率分配器的性能指標(biāo)對(duì)比結(jié)果如表2 所示。

表2 指標(biāo)對(duì)比

由表2 可以看出，本文設(shè)計(jì)的功率分配器性能優(yōu)良，在帶寬和尺寸上極具優(yōu)勢(shì)，尺寸僅為手冊(cè)產(chǎn)品WGD9010H?1 的1/4。

3 結(jié)論

本文通過(guò)對(duì)功率分配器的理論分析，使用蛇形環(huán)繞式結(jié)構(gòu)取代傳統(tǒng)的微帶線結(jié)構(gòu)，并在功分器隔離電阻處引入了頻率補(bǔ)償電容，基于砷化鎵（GaAs）工藝，借助ADS 軟件成功設(shè)計(jì)了一款新型結(jié)構(gòu)的一分二Wilkinson功分器。芯片實(shí)物測(cè)試結(jié)果表明，在通帶4～20 GHz內(nèi)，插入損耗典型值為0.65 dB，端口回波損耗典型值為20 dB，端口隔離度典型值達(dá)到25 dB，芯片尺寸僅為1.0 mm×0.9 mm×0.1 mm。

該芯片具有頻帶寬、插損小、尺寸小、隔離度高等優(yōu)點(diǎn)，且基于GaAs 工藝，性能穩(wěn)定，使用方法簡(jiǎn)單，可以應(yīng)用于射頻/微波電路系統(tǒng)中。后續(xù)會(huì)使用此新型Wilkinson 結(jié)構(gòu)設(shè)計(jì)一分四、一分八等功分器，實(shí)現(xiàn)多分路功分器的高性能化和小型化。