模塊化多電平換流器閥控裝置錄波功能研究

周谷慶 仲 浩 趙玉燦 趙天恩

模塊化多電平換流器閥控裝置錄波功能研究

周谷慶 仲 浩 趙玉燦 趙天恩

（南京南瑞繼保電氣有限公司，南京 211102）

模塊化多電平換流器閥控裝置的錄波功能對觀察子模塊運行狀態(tài)和分析子模塊故障暫態(tài)過程具有重要作用，閥控裝置集成內(nèi)部錄波功能有較大研究意義。針對閥控裝置需接入海量子模塊的工程應(yīng)用需求，本文提出一種基于多核處理器和現(xiàn)場可編程門陣列（FPGA）硬件架構(gòu)的閥控裝置內(nèi)部錄波方案，介紹閥控裝置錄波功能相關(guān)的硬件架構(gòu)、軟件架構(gòu)和測試方法。本文采用模塊化分層解耦設(shè)計方法，通過底層系統(tǒng)軟件、圖形化工具軟件和上層應(yīng)用軟件共同實現(xiàn)裝置錄波功能。利用柔性直流仿真控制系統(tǒng)對閥控裝置錄波功能進行測試，結(jié)果表明該功能可以滿足工程現(xiàn)場應(yīng)用需求。

模塊化多電平換流器（MMC）；閥控裝置；錄波功能；多核處理器

0 引言

模塊化多電平換流器系統(tǒng)目前廣泛應(yīng)用在柔性直流輸電、低頻輸電、直流配電網(wǎng)及靜止無功補償器等直流電力電子工程領(lǐng)域。我國已陸續(xù)完成建設(shè)魯西±350kV背靠背工程、張北±500kV柔性直流電網(wǎng)工程、烏東德±800kV混合多端直流輸電工程、白鶴灘—江蘇±800kV特高壓混合直流輸電工程、粵港澳大灣區(qū)直流背靠背工程[1-7]。在傳統(tǒng)柔性直流輸電工程中，換流閥設(shè)計容量較大且子模塊個數(shù)較多，而在海上風(fēng)電工程中對占地小型化要求較高[8-10]，工程應(yīng)用需要功能強大且結(jié)構(gòu)緊湊的換流器控制設(shè)備。

閥控裝置是模塊化多電平換流器系統(tǒng)的核心控制設(shè)備，是上層控制系統(tǒng)和一次設(shè)備子模塊之間的橋梁。在觀察子模塊運行狀態(tài)、分析子模塊故障暫態(tài)過程及排查閥控故障等方面，閥控系統(tǒng)錄波功能均起到重要作用。文獻[11]介紹了魯西背靠背工程閥控系統(tǒng)通信板故障導(dǎo)致的直流閉鎖問題，通過分析故障階段的閥控錄波定位故障原因，完善閥控通信板相關(guān)功能。文獻[12]介紹了昆柳龍工程現(xiàn)場調(diào)試期間的閥組充電跳閘問題，通過分析充電階段的閥控錄波，判斷故障子模塊的邏輯及時序配合不當。文獻[13]介紹了柔性直流背靠背換流站子模塊炸裂損壞的問題，通過分析閥控錄波確認在換流閥不控充電過程中出現(xiàn)黑模塊導(dǎo)致子模塊及其附屬設(shè)備損壞。文獻[14]通過子模塊故障錄波研究驗證基于電容電壓的子模塊故障診斷方法。文獻[15]提出一種換流閥電流計算方法，并通過錄波驗證了所提方法的有效性。文獻[16]通過錄波板卡測試驗證了一種子模塊故障模擬方法。

閥控系統(tǒng)對錄波功能要求很高：子模塊總數(shù)大，所需配置錄波通道多；閥控裝置的控制周期小，錄波頻率需滿足20kHz甚至更高。目前，閥控系統(tǒng)普遍配置單獨的集中式錄波裝置，集中式錄波裝置和閥控裝置之間通過光纖相連并傳輸相關(guān)錄波數(shù)據(jù)，但使用集中式錄波裝置會增加閥控系統(tǒng)的復(fù)雜度并占用額外的屏柜空間[17-19]。因此，閥控裝置集成內(nèi)部錄波功能具有較大研究意義，不僅可取消配置集中式錄波裝置，并且內(nèi)部錄波具有配置靈活、信息全面、分析方便等優(yōu)點。

在嵌入式系統(tǒng)領(lǐng)域，多核處理器和現(xiàn)場可編程門陣列（field programmable gate array, FPGA）的應(yīng)用已越來越廣泛[20-22]。多核處理器具有兩個或兩個以上核處理器，可實現(xiàn)并行計算處理功能，應(yīng)用程序可分布在不同核運行。FPGA具有實時流水線運算、數(shù)據(jù)并行處理和高速端口通信等功能。本文提出一種基于多核處理器和FPGA硬件架構(gòu)的閥控裝置內(nèi)部錄波方案，具有系統(tǒng)架構(gòu)清晰、集成度高和配置靈活等優(yōu)點。設(shè)計原則如下：

1）首要滿足工程應(yīng)用需求，閥控裝置需要接入海量子模塊，錄波文件要完整不丟失，能夠快速解決分析定位子模塊故障等工程問題。

2）閥控裝置集成錄波功能需要盡可能降低對控制保護功能的影響，比如降低處理器的錄波處理耗時。

3）閥控裝置硬件架構(gòu)需要降低芯片性能要求，充分發(fā)揮芯片各自特點，以適應(yīng)國產(chǎn)化芯片選擇范圍。

1 閥控裝置硬件架構(gòu)

閥控系統(tǒng)主要包括以下控制設(shè)備：閥控裝置、閥接口裝置和子模塊控制板卡。閥控系統(tǒng)示意圖如圖1所示。閥控裝置主要負責(zé)換流閥充電控制、子模塊命令計算和子模塊故障處理等。閥接口裝置主要負責(zé)分發(fā)子模塊命令、匯總子模塊上送數(shù)據(jù)等。子模塊控制板卡主要負責(zé)驅(qū)動絕緣柵雙極晶體管（insulated gate bipolar transistor, IGBT）和上送子模塊狀態(tài)信息。

圖1 閥控系統(tǒng)示意圖

閥控裝置硬件架構(gòu)主要包括以下芯片：管理模塊中央處理器（central processing unit, CPU）、控制模塊數(shù)字信號處理器（digital signal processor, DSP）和FPGA。管理模塊CPU主要負責(zé)生成錄波文件、后臺通信及人機接口等；管理模塊CPU一般采用操作系統(tǒng)并運行多個進程程序，包括錄波進程和后臺通信進程?？刂颇KDSP和FPGA共同負責(zé)閥控策略計算、子模塊故障處理及子模塊狀態(tài)監(jiān)視統(tǒng)計等。

隨著制程工藝和芯片發(fā)展，管理模塊CPU和控制模塊DSP均可采用多核處理器，同時FPGA可采用較大邏輯容量，由此開發(fā)基于多核處理器和FPGA硬件平臺的閥控裝置。

2 閥控裝置軟件架構(gòu)

閥控裝置錄波功能相關(guān)軟件采用模塊化分層解耦設(shè)計方法，錄波功能軟件設(shè)計如圖2所示，從上到下依次為上層應(yīng)用軟件、圖形化工具軟件和底層系統(tǒng)軟件。

上層應(yīng)用軟件是指閥控裝置應(yīng)用功能相關(guān)的程序，包括控制和保護邏輯功能。應(yīng)用程序生成相關(guān)輸出數(shù)據(jù)并配置到錄波通道。

圖2 錄波功能軟件設(shè)計

圖形化工具軟件用于開發(fā)閥控裝置應(yīng)用程序，其屏蔽硬件和底層系統(tǒng)軟件差異，為應(yīng)用開發(fā)人員提供統(tǒng)一的開發(fā)環(huán)境。通過圖形化工具軟件可靈活完成錄波相關(guān)配置。

底層系統(tǒng)軟件主要為管理模塊CPU、控制模塊DSP和FPGA的驅(qū)動程序，實現(xiàn)光口數(shù)據(jù)通信、處理器之間數(shù)據(jù)交換、錄波數(shù)據(jù)匯總、錄波數(shù)據(jù)提取及錄波文件生成上送等平臺軟件功能。

2.1 控制模塊DSP核間數(shù)據(jù)交換

閥控裝置的控制模塊DSP采用多核處理器，多核處理器的核間需要數(shù)據(jù)實時交互，應(yīng)用程序才能協(xié)同并行工作。多核處理器間可通過共享內(nèi)存實現(xiàn)數(shù)據(jù)交換；共享內(nèi)存可以采用處理器片內(nèi)空間或者片外雙倍速率（double data rate, DDR）同步動態(tài)隨機存儲器空間，只需滿足多核處理器均可讀寫訪問。以控制模塊DSP采用兩核處理器為例，其包括CORE0和CORE1兩個核處理器，多核處理器核間數(shù)據(jù)交換示意圖如圖3所示。在初始化階段CORE0和CORE1核處理器解析交互數(shù)據(jù)配置，獲取每個核處理器輸出和輸入數(shù)據(jù)配置信息。根據(jù)輸出配置信息初始化共享內(nèi)存，依次分配每個核處理器輸出數(shù)據(jù)區(qū)的內(nèi)存空間。建立每個核處理器輸入數(shù)據(jù)的鏈表，保存輸入數(shù)據(jù)對應(yīng)的映射內(nèi)存地址。在實時中斷任務(wù)中采用乒乓緩存區(qū)，讀取上次中斷任務(wù)的交互數(shù)據(jù)，更新本次中斷任務(wù)的應(yīng)用輸出數(shù)據(jù)并寫入共享內(nèi)存。多核處理器通過共享內(nèi)存既實現(xiàn)了數(shù)據(jù)交換，又實現(xiàn)了應(yīng)用輸出數(shù)據(jù)匯總。應(yīng)用輸出數(shù)據(jù)是閥控裝置錄波數(shù)據(jù)的一部分，由CORE0核處理器代理發(fā)送至FPGA。

2.2 FPGA匯總錄波原始數(shù)據(jù)

錄波原始數(shù)據(jù)主要包括兩部分：子模塊上送數(shù)據(jù)和控制模塊DSP應(yīng)用輸出數(shù)據(jù)。因子模塊數(shù)量多，絕大部分錄波數(shù)據(jù)為各子模塊上送數(shù)據(jù)。子模塊上送數(shù)據(jù)經(jīng)過閥接口裝置匯總后再上送至閥控裝置。子模塊上送數(shù)據(jù)包括子模塊故障狀態(tài)、子模塊電壓數(shù)據(jù)、子模塊IGBT開關(guān)狀態(tài)等信息。閥控裝置的FPGA接收閥接口裝置上送數(shù)據(jù)，再通過內(nèi)部總線推送至控制模塊DSP多核處理器內(nèi)存空間；另外，CORE0和CORE1核處理器生成各自應(yīng)用輸出數(shù)據(jù)并寫入共享內(nèi)存。

數(shù)據(jù)匯總方案一：控制模塊DSP負責(zé)組織匯總錄波數(shù)據(jù)，CORE0核處理器匯總上述兩部分錄波數(shù)據(jù)，再發(fā)送給FPGA。因子模塊上送數(shù)據(jù)總量很大，該方案需額外占用DSP處理耗時。

數(shù)據(jù)匯總方案二：FPGA負責(zé)組織匯總錄波數(shù)據(jù)，把子模塊上送數(shù)據(jù)作為控制模塊DSP的虛擬輸出數(shù)據(jù)，CORE0核處理器只需要將共享內(nèi)存的多核處理器應(yīng)用輸出數(shù)據(jù)發(fā)給FPGA，F(xiàn)PGA匯總上述兩部分錄波數(shù)據(jù)并保存到循環(huán)緩存區(qū)，錄波數(shù)據(jù)匯總示意圖如圖4所示。該方案無需占用DSP額外的處理耗時。

從數(shù)據(jù)傳輸效率和處理器耗時等方面考慮，數(shù)據(jù)匯總方案二無需將子模塊上送數(shù)據(jù)在FPGA和DSP之間重復(fù)傳輸，并且無需占用DSP額外的處理耗時。因此，基于數(shù)據(jù)匯總方案二實現(xiàn)錄波數(shù)據(jù)匯總功能。

2.3 FPGA提取錄波通道數(shù)據(jù)

閥控裝置錄波文件采用COMTRADE格式，每組錄波包括4個文件：標題文件（.hdr）、配置文件（.cfg）、數(shù)據(jù)文件（.dat）及信息文件（.inf）。其中，數(shù)據(jù)文件（.dat）最大。數(shù)據(jù)文件包括所有錄波通道數(shù)據(jù)，需要提高該文件生成效率。錄波原始數(shù)據(jù)在匯總后還需要根據(jù)錄波配置做相應(yīng)數(shù)據(jù)提取處理。

圖4 錄波數(shù)據(jù)匯總示意圖

數(shù)據(jù)提取方案一：管理模塊CPU從錄波數(shù)據(jù)循環(huán)緩存區(qū)讀取錄波原始數(shù)據(jù)幀并提取錄波通道數(shù)據(jù)。該方案需額外占用CPU的處理耗時，尤其當CPU負載較高時會降低錄波處理效率。

數(shù)據(jù)提取方案二：FPGA提取錄波通道數(shù)據(jù)，再推送至錄波文件循環(huán)緩存區(qū)，管理模塊CPU從錄波文件循環(huán)緩存區(qū)讀取錄波數(shù)據(jù)文件（.dat），即FPGA完成數(shù)據(jù)提取并形成錄波數(shù)據(jù)文件。錄波數(shù)據(jù)提取示意圖如圖5所示。

圖5 錄波數(shù)據(jù)提取示意圖

數(shù)據(jù)提取方案二可降低CPU處理錄波任務(wù)負載，因此基于數(shù)據(jù)提取方案二實現(xiàn)錄波數(shù)據(jù)提取功能。

2.4 管理模塊CPU生成錄波文件

在閥控裝置初始化階段，管理模塊CPU獲取解析錄波配置文件，并完成錄波進程相關(guān)初始化配置流程。

錄波文件生成過程如下：控制模塊DSP應(yīng)用程序觸發(fā)啟動錄波，管理模塊CPU的錄波進程判斷啟動，F(xiàn)PGA匯總錄波原始數(shù)據(jù)，F(xiàn)PGA提取錄波通道數(shù)據(jù)，管理模塊CPU讀取錄波數(shù)據(jù)文件并生成COMTRADE格式的錄波文件，錄波文件處理流程如圖6所示。管理模塊CPU后臺通信進程將錄波文件上送至后臺文件服務(wù)器，后臺文件服務(wù)器匯總保存所有閥控裝置的錄波文件。

圖6 錄波文件處理流程

閥控裝置需要接入海量子模塊，對比選擇合適的數(shù)據(jù)匯總和數(shù)據(jù)提取方案，充分發(fā)揮FPGA數(shù)據(jù)并行處理特點，有效降低處理器相關(guān)錄波功能的負載。閥控裝置錄波數(shù)據(jù)處理示意圖如圖7所示。

2.5 工具軟件生成錄波配置

通過圖形化工具軟件開發(fā)閥控裝置應(yīng)用功能，可靈活完成錄波相關(guān)配置及生成配置文件。錄波相關(guān)配置主要包括錄波通道信號描述、錄波通道數(shù)據(jù)位置、錄波觸發(fā)信號、錄波頻率、錄波總時長等相關(guān)內(nèi)容。

錄波配置文件包括子模塊上送數(shù)據(jù)和控制模塊DSP應(yīng)用輸出數(shù)據(jù)，通過圖形化工具軟件配置錄波通道所在錄波原始數(shù)據(jù)幀中的具體位置。

3 測試

以閥控裝置控制模塊DSP采用兩核處理器為例，每個核處理器分別接入250個子模塊，即總共500個子模塊。每個子模塊需配置4個錄波通道，包括兩個子模塊故障狀態(tài)、子模塊電壓數(shù)據(jù)和子模塊IGBT開關(guān)狀態(tài)。

圖7 錄波數(shù)據(jù)處理示意圖

錄波配置信息如下：錄波周期為50ms（錄波頻率20kHz），錄波總時長為200ms，子模塊數(shù)據(jù)的錄波通道共2 000個，控制模塊DSP應(yīng)用輸出數(shù)據(jù)的錄波通道約50個。

3.1 功能測試

基于柔性直流仿真控制系統(tǒng)測試閥控裝置錄波功能。在系統(tǒng)解鎖運行階段觸發(fā)錄波，閥控裝置生成錄波文件和上送后臺服務(wù)器功能均正常，查看錄波文件顯示子模塊相關(guān)狀態(tài)信息正常。子模塊狀態(tài)信息的錄波顯示如圖8所示。

圖8 子模塊狀態(tài)信息的錄波顯示

模擬子模塊IGBT故障，查看閥控裝置故障處理過程的錄波顯示正常，包括IGBT命令閉鎖和投旁路開關(guān)的處理。子模塊故障過程的錄波顯示如圖9所示。

圖9 子模塊故障過程的錄波顯示

3.2 壓力測試

通過壓力測試來評估閥控裝置的錄波性能，主要包括兩類測試：短時間周期頻繁觸發(fā)錄波和長時間周期循環(huán)觸發(fā)錄波。

短時間周期頻繁觸發(fā)錄波側(cè)重驗證閥控裝置短時間生成錄波的能力，模擬在短時間內(nèi)換流器系統(tǒng)發(fā)生多次故障的場景。例如，設(shè)置觸發(fā)周期為1s，連續(xù)4次觸發(fā)錄波。長時間周期循環(huán)觸發(fā)錄波側(cè)重驗證管理模塊CPU能夠長時間處理生成錄波文件。例如，設(shè)置觸發(fā)周期為10s，連續(xù)20次觸發(fā)錄波。通過上述測試用例確認閥控裝置生成錄波文件均完整有效。

通過柔性直流仿真控制系統(tǒng)測試閥控裝置錄波性能，驗證了基于多核處理器和FPGA硬件架構(gòu)的閥控裝置能夠滿足工程現(xiàn)場應(yīng)用需求。

4 結(jié)論

閥控裝置集成內(nèi)部錄波功能，具有配置靈活、信息全面、分析方便等優(yōu)點。在觀察子模塊運行狀態(tài)和分析子模塊故障暫態(tài)過程等方面，閥控系統(tǒng)的錄波功能均可起到重要作用。本文提出了一種基于多核處理器和FPGA硬件架構(gòu)的閥控裝置內(nèi)部錄波方案，具有系統(tǒng)架構(gòu)清晰、集成度高和配置靈活等優(yōu)點，已分別基于進口芯片和國產(chǎn)化芯片實現(xiàn)上述錄波方案，目前已在杭州柔性低頻輸電工程閥控系統(tǒng)中實現(xiàn)工程應(yīng)用，在現(xiàn)場調(diào)試和運行過程中應(yīng)用效果良好。

[1] 楊柳, 朱喆, 侯婷, 等. 背靠背直流輸電技術(shù)及其在魯西異步聯(lián)網(wǎng)工程中的應(yīng)用[J]. 南方電網(wǎng)技術(shù), 2018, 12(4): 1-6.

[2] 郭賢珊, 盧亞軍, 郭慶雷. 張北柔性直流電網(wǎng)試驗示范工程直流控制保護設(shè)計原則與驗證[J]. 全球能源互聯(lián)網(wǎng), 2020, 3(2): 181-189.

[3] 饒宏, 洪潮, 周保榮, 等. 烏東德特高壓多端直流工程受端采用柔性直流對多直流集中饋入問題的改善作用研究[J]. 南方電網(wǎng)技術(shù), 2017, 11(3): 1-5.

[4] 王永平, 趙文強, 楊建明, 等. 混合直流輸電技術(shù)及發(fā)展分析[J]. 電力系統(tǒng)自動化, 2017, 41(7): 156- 167.

[5] 羅澍忻, 劉瑞寬, 金楚, 等. 廣東電網(wǎng)背靠背直流高頻諧振風(fēng)險及應(yīng)對措施[J]. 南方電網(wǎng)技術(shù), 2023, 17(11): 1-9, 21.

[6] 李志川, 蘭生, 魏柯. 基于MRSVD-GRU的混合三端特高壓直流輸電線路單極接地故障定位方法[J]. 電氣技術(shù), 2023, 24(3): 1-8.

[7] 隨順科, 常昊添, 鄒強, 等. 適用于混合級聯(lián)直流輸電系統(tǒng)的柔直換流器直流側(cè)控制方法[J]. 電氣技術(shù), 2023, 24(4): 57-62.

[8] 唐俊, 趙文強, 呂彥北, 等. 混合級聯(lián)特高壓直流輸電系統(tǒng)旁通對過負荷保護優(yōu)化[J]. 電氣技術(shù), 2022, 23(1): 84-88, 94.

[9] 劉其輝, 樊雙婕, 洪誠程, 等. 采用復(fù)合模塊化結(jié)構(gòu)的海上風(fēng)電送出直流變換器[J]. 電力系統(tǒng)自動化, 2022, 46(24): 142-151.

[10] 田培濤, 范雪峰, 曹森, 等. 海上風(fēng)電柔性直流送出緊湊型控制保護系統(tǒng)設(shè)計方案[J]. 湖北電力, 2020, 44(1): 11-19.

[11] 褚海洋, 冉學(xué)彬, 莫躍, 等. ±350 kV魯西背靠背柔性直流閥控系統(tǒng)設(shè)計缺陷及改進措施[J]. 內(nèi)蒙古電力技術(shù), 2021, 39(3): 66-70.

[12] 楊雪飛, 楊紹遠, 李桂源, 等. 昆柳龍直流工程柳州站雙閥組充電跳閘事件分析及對策[J]. 南方電網(wǎng)技術(shù), 2022, 16(2): 82-88.

[13] 彭雨田, 宋宇, 陳海健, 等. 柔性直流背靠背換流站子模塊炸裂故障分析[J]. 湖北電力, 2022, 46(3): 66-72.

[14] 劉座辰, 林磊, 殷天翔, 等. 一種模塊化多電平換流器子模塊開路故障的快速檢測與診斷方法[J]. 電工技術(shù)學(xué)報, 2022, 37(19): 4883-4894.

[15] 李曉華, 殷珊珊, 李昊, 等. 基于閥側(cè)電流時序特征的換流閥電流實時計算方法[J]. 電工技術(shù)學(xué)報, 2023, 38(8): 2116-2125.

[16] 鄒毅軍, 魏明洋. 模塊化多電平換流器子模塊故障模擬方法[J]. 電氣技術(shù), 2022, 23(4): 96-101.

[17] 李家羊, 郭樹永, 戴甲水. 魯西500kV背靠背換流站閥控系統(tǒng)設(shè)計[J]. 電工技術(shù), 2020(5): 35-37.

[18] 樊宏偉, 胡亮, 蔣晶, 等. HVDC閥控設(shè)備故障錄波技術(shù)研究與應(yīng)用[J]. 電力電子技術(shù), 2015, 49(12): 120-123.

[19] 馮敏, 胡四全, 趙洋洋, 等. 一種柔直換流閥及閥控運行狀態(tài)智能監(jiān)測方法[J]. 電力電子技術(shù), 2020, 54(6): 17-20.

[20] 李家羊, 岑韜, 張磊, 等. 提高柔性直流輸電換流閥閥控系統(tǒng)性能的方法研究[J]. 電氣技術(shù), 2017, 18(12): 152-156.

[21] 范子強, 許朋見, 吳慶范, 等. DPS—5000直流輸電控制保護系統(tǒng)設(shè)計方案[J]. 電氣技術(shù), 2021, 22(5): 78-84, 88.

[22] 王子懿, 沈三民, 楊峰, 等. 基于FPGA的高速大容量存儲與傳輸系統(tǒng)[J]. 電子測量技術(shù), 2021, 44(13): 150-155.

Research on wave recording function of modular multilevel converter valve control device

ZHOU Guqing ZHONG Hao ZHAO Yucan ZHAO Tianen

(NR Electric Co., Ltd, Nanjing 211102)

The wave recording function of modular multilevel converter valve control device plays an important role in observing the operation status of submodule and analyzing the transient faults of submodule. The integration of internal recording function in valve control device has great research significance. To meet the demand of valve control devices that need to be connected to massive submodule, this paper proposes an internal wave recording scheme of valve control device based on multi-core processor and field programmable gate array (FPGA) hardware architecture, and introduces the hardware architecture, software architecture and test methods related to the wave recording function of valve control device. This paper adopts a modular layered decoupling design method, and achieves the wave recording function through the combination of underlying system software, graphical tool software and upper application software. The wave recording function of valve control device is tested based on the voltage source converter based high voltage direct current (VSC-HVDC) simulation control system, and the results show that it can meet the needs of the project site.

modular multilevel converter (MMC); valve control device; wave recording function; multi-core processor

南瑞集團有限公司科技項目（JS1900545）

2023-11-03

2023-11-27

周谷慶（1985—），男，碩士，高級工程師，主要從事直流電力電子平臺軟件研發(fā)工作。