硅基量子點激光器研究進展

張 楠，謝啟杰，納全鑫，駱登峰，，賈思琪，王 愷

（1.鵬城實驗室，廣東 深圳 518055；2.南方科技大學 電子與電氣工程系，廣東 深圳 518055）

1 引言

思科年度互聯(lián)網(wǎng)報告回顧與預測了全球互聯(lián)網(wǎng)采用率、連接設備激增和網(wǎng)絡性能，從2017 年到2022 年，全球消費者互聯(lián)網(wǎng)流量增長了四倍，年復合增長率為31%，到2022 年將達到每年4.8澤字節(jié)（1 ZB=1.181×1021B），或每月396 艾字節(jié)（1 ZB=1 024 EB）；預計到2023 年底，全球固定寬帶的平均速度將為110 Mbps[1]。不斷增長的帶寬需求極大地挑戰(zhàn)了信號處理系統(tǒng)，特別是在數(shù)據(jù)中心和高性能計算系統(tǒng)中，高速、大帶寬和低功耗是至關重要的問題。面對這一飆升的全球需求，研究者們正在努力開發(fā)更高的數(shù)據(jù)速率技術來處理負載。然而，傳統(tǒng)的硅基信息技術正逐漸飽和，對極快的處理速度和巨大的數(shù)據(jù)容量的需求呈指數(shù)級增長。如今，硅基晶體管的特征尺寸在摩爾定律的要求下已經(jīng)步入了5 nm 以下，進一步縮小尺寸將帶來短通道效應、高能耗、熱耗散等一系列瓶頸[2]。在該背景下，硅基光子集成電路（Si-PICs）被提出用于催化強大的新技術，其光學有源和無源組件全部單片集成在一個芯片上，具有高帶寬密度、高能效和低延遲等優(yōu)點。

Si-PICs 能夠利用成熟的互補金屬氧化物半導體（CMOS）技術，并允許以低成本大規(guī)模生產(chǎn)，形成了在半導體工業(yè)制造體系中的獨特優(yōu)勢。基于Si-PICs 的應用，可將其從網(wǎng)絡數(shù)據(jù)通信擴展到傳感技術，如車載激光雷達和生物傳感器等；展望未來的技術，則包括集成量子技術、光學計算、基于人工智能（AI）的技術和神經(jīng)網(wǎng)絡光子學等。在過去的幾十年里，Si-PICs 的關鍵組件取得了快速發(fā)展，包括高性能硅基調(diào)制器、光電探測器和波導。眾所周知，激光器是傳輸數(shù)字信息流的收發(fā)器中的核心元器件，但目前的速度還不夠快。然而，在過去二十年里，片上硅基激光器的不斷發(fā)展展示了先進的設計特征，這些特征有助于滿足全球?qū)?shù)據(jù)激增的需求[3]。理想的片上硅基激光光源應根據(jù)其應用情況滿足上述需求。一般來說，片上硅基光源的工作條件是：（1）電泵浦連續(xù)波（CW）激光覆蓋現(xiàn)代硅電子芯片，工作溫度范圍為-40～85 ℃；（2）低能耗運行，輸出功率足夠高，每千兆能耗低；（3）在電信和數(shù)據(jù)通信波段，如O 波段（～1 310 nm）和C 波段（～1 550 nm），與現(xiàn)有光纖網(wǎng)絡無縫對接；（4）直接集成到兼容成熟CMOS 加工技術的硅基平臺上進行大規(guī)模制造[4]。

雖然硅可以有效地傳輸、調(diào)制和探測光，但Ⅳ族半導體的間接帶隙結(jié)構使其不具有良好的發(fā)光特性，硅光發(fā)射器的內(nèi)量子效率僅有百萬分之一。因此，硅基片上光源是光子學集成中最具有挑戰(zhàn)性的元器件，長期以來一直是硅基PICs 的最后一個缺失的組成部分[5]。對集成激光光源的要求不僅包括光功率、閾值、泵浦源、穩(wěn)定性等激光性能參數(shù)，還包括低成本、大批量生產(chǎn)。研究人員正試圖探索不同的方法將激光集成到硅上。早期，通常采用片外Ⅲ-Ⅴ光源，采用邊緣耦合或倒裝芯片集成[6-7]。然而，這些方法限制了硅光子學的進一步擴展。在過去的20 年里，針對尺寸、成本和功耗方面的優(yōu)勢，人們開發(fā)了各種技術來獲得高效的硅基激光器[8-9]。本世紀初的研究主要集中在用于增強光發(fā)射的硅材料，后來在2010 年代初轉(zhuǎn)向Ge，最近轉(zhuǎn)向GeSn 合金，因為直接帶隙對于高效的室溫激光運行至關重要[10-11]。此外，可以在有源層內(nèi)摻雜稀土元素實現(xiàn)激光發(fā)射，這與摻稀土光纖激光器的思路類似。摻稀土硅基激光器具有低噪聲、高熱穩(wěn)定性的優(yōu)點[12]。與此同時，在硅上集成成熟Ⅲ-Ⅴ族激光光源的努力從2000 年代中期即已開始。異質(zhì)集成方法包括晶圓鍵合和微轉(zhuǎn)移印刷，經(jīng)過研發(fā)，后來已被商業(yè)化[13-14]。但是，異質(zhì)鍵合的方案受制于Ⅲ-Ⅴ族襯底的使用，限制了成本的進一步降低。利用直接異質(zhì)外延生長法，在硅上集成Ⅲ-Ⅴ族半導體激光器的研究在2010 年代日益受到重視[5,7,15]。

在硅襯底上直接外延Ⅲ-Ⅴ族材料的方式適合大尺寸生長和大批量生產(chǎn)，是解決硅基光電集成缺少核心光源的理想方案。借助成熟且性能優(yōu)異的Ⅲ-Ⅴ族半導體激光器，特別是硅片上量子點激光器，Si-PICs 的發(fā)展不僅將徹底改變光通信系統(tǒng)，還將徹底改變其他應用領域，如傳感、成像、計量、量子計算等[16-20]。但是，受限于Ⅲ-Ⅴ族和硅材料的極性不同、晶格失配和熱膨脹系數(shù)差異，在硅上直接生長Ⅲ-Ⅴ族材料會出現(xiàn)反相疇、穿透位錯和微裂縫等材料缺陷問題，進而會對器件壽命和工作性能產(chǎn)生嚴重影響[21]。該研究方向的發(fā)展是由兩個因素推動的。首先，量子點（Quantum dots，QDs）被證明對晶體缺陷更耐受，因此有望提高在硅上生長的激光器的器件可靠性[22]。其次，設計了新的生長方案——在硅上制備低穿透位錯密度甚至無穿透位錯的Ⅲ-Ⅴ族半導體[23-25]。同時，為了發(fā)揮量子點在硅基半導體激光器中的獨特優(yōu)勢，在硅上集成量子點激光器，也已經(jīng)開發(fā)出了三種方法：芯片晶圓鍵合、倒裝鍵合和直接外延生長。上述集成方法通常都克服了其他集成方法的一些問題，但仍面臨各自獨特的挑戰(zhàn)[26]。本文將綜述基于以上三種方法的硅基Ⅲ-Ⅴ族半導體量子點激光器的最新研究進展，并對其未來前景和挑戰(zhàn)進行探討。

2 量子點材料及量子點激光器

基于Esaki 和Tsu 于1970 年在美國IBM 公司提出的超晶格理論，Arakawa 和Sakaki 于1982 年在理論上首次預言了量子點激光器[27]，并對量子限域作用和溫度不敏感性都做了討論；通過將量子阱激光器置于強磁場中，實驗驗證了閾值電流的三維約束效應。體材料半導體中的電子在三維空間中自由移動，它們的能量分布由態(tài)密度和費米-狄拉克分布函數(shù)決定。圖1表示不同維度限制的材料和對應的電子態(tài)密度函數(shù)關系。如果量子點的最低兩個分立量子能級的能量差大于幾倍的kT（室溫約26 meV），那么就不會出現(xiàn)增益函數(shù)的熱依賴特性，因此也不存在激光發(fā)射波長的熱依賴特性，從而表現(xiàn)出極好的溫度穩(wěn)定性，不會導致因激光器隨工作溫度升高而造成的性能退化[28]。在半導體激光器中，隨著溫度的升高，費米-狄拉克分布函數(shù)發(fā)生變化，導致增益譜的最大值（即峰值增益）減小。為了保持激光發(fā)射條件，需要增加載流子密度，導致閾值電流增加。如果電子被限制在三維納米結(jié)構（即量子點）中，由于空間分離，盡管費米子的性質(zhì)不同，但是所有的電子都可以被填充在相同的能級上。峰值增益不會隨溫度的升高而顯著降低，因此量子點激光器的閾值電流對溫度不敏感。另外，由于增益譜窄，閾值電流密度本身在量子點激光器中也大大降低。綜上可知，在理論上量子點激光器相比于量子阱激光器，可以獲得更低的閾值電流密度，還能提升半導體激光器的溫度性能。

圖1 用于半導體激光器的半導體納米結(jié)構演變過程示意圖Fig.1 Scheme of semiconductor nanostructures evolution process for semiconductor lasers

2.1 量子點的優(yōu)點

在半導體激光器的增益區(qū)使用量子點的五個主要原因[29]：（1）較高的工作溫度，（2）較低的線寬增強因子和減小的線寬，（3）降低反射靈敏度，（4）改善鎖模，（5）降低對缺陷的敏感性。隨著現(xiàn)代量子點工程技術的出現(xiàn)，Ⅲ-Ⅴ族半導體激光器可以通過量子點獨特的量子限域效應來進一步提高其性能。納米結(jié)構的半導體量子點被限制在德布羅意波長量級的所有三個維度上，通常為7～70 nm[30]。由于載流子動量的限制，量子點中的所有可用能態(tài)都以離散狀態(tài)存在，這導致了類似于Delta 函數(shù)的態(tài)密度。因此，這種有效的載流子局部化降低了電流密度，獲得了比量子阱激光器更低的閾值電流[22]。此外，量子化態(tài)密度中電子的熱能分布顯著降低，這使得量子化態(tài)密度與其他高維結(jié)構相比對溫度不敏感。實驗表明，在GaAs襯底和Si 襯底上的量子點激光器的最高工作溫度分別高達220 ℃和130 ℃[31-32]，遠遠超出了數(shù)據(jù)通信和電信應用的要求。一般情況下，數(shù)據(jù)中心的典型工作條件是80 ℃左右。最后值得一提的是，InAs 量子點的發(fā)射波長適合硅材料，避免了硅波導的帶邊吸收[20]。

2.2 量子點的生長

量子點的概念在1982 年首次從理論上提出后[27]，直到1994 年才通過Stranski-Krastanov（S-K）生長方法報道了半導體量子點的實驗驗證[33]。雖然當時并不清楚激光發(fā)射實際上是否歸因于量子點的增益，但該報告是朝著實現(xiàn)具有三維量子限制效應的高性能量子點激光器邁出的關鍵一步。在此之后，量子點激光也被世界上不同的研究小組相繼報道。S-K 生長模式適用于晶格失配較大、但表面能與界面能不是很大的異質(zhì)結(jié)材料體系。S-K 生長由逐層生長開始，以二維層狀生長模式，在達到一定臨界厚度時，外延生長由二維層轉(zhuǎn)變?yōu)槿S島狀生長以松弛應變降低能量。在三維島狀生長初期，形成的納米量級尺寸的小島周圍是無位錯的。若用禁帶寬度大的材料將其“包裹”起來，小島中的載流子則會受到三維限制，由此形成的量子點形狀通常是透鏡形或截斷的金字塔形。在生長的單層量子點材料基礎上，重復上述生長過程，可以得到量子點超晶格結(jié)構。在量子點超晶格結(jié)構中，每層量子點是垂直對準或是斜對準，依賴于量子點層間隔勢壘層的厚度，以及量子點頂層應力的分布[34]。

量子點生長主要是通過外延沉積方法實現(xiàn)的，如分子束外延（MBE）和金屬有機氣相外延（MOVPE 或MOCVD）。為了實現(xiàn)自組裝，需要大幅度改變二維層生長所建立的生長條件。首先，在外延層和襯底之間存在數(shù)個百分點的晶格不匹配是先決條件。其次，與最好的量子阱生長相比，必須顯著降低生長溫度。溫度直接控制量子點特性：較低的溫度導致更大的密度和更小的尺寸，這是由于生長表面上較短的原子擴散長度；而較高的溫度可能由于較大的晶格不匹配，導致出現(xiàn)三維生長的缺陷層。對于量子點在半導體激光器中的應用，為了增加增益材料的填充因子，應獲得盡可能大的量子點密度。與二維薄膜相比，任何量子點結(jié)構的填充因子本質(zhì)上都非常小。此外，這些量子點也應該相當小，用以顯示預期的量子局域化效應，這兩個特征都要求較低的生長溫度?？傊?，量子點生長溫度具有一定的區(qū)間，較高和較低都會對量子點的生長質(zhì)量產(chǎn)生消極影響。

半導體激光器結(jié)構由許多外延層組成，其中大多數(shù)都需要較高的生長溫度才能獲得最佳的材料性能。為了在覆蓋層的生長過程中不破壞量子點，在沉積量子點后的生長溫度應該保持在較低的水平，直到外延層生長過程結(jié)束。這可能與其他需求和設計規(guī)則相沖突，特別是對于高質(zhì)量波導層的生長或優(yōu)化外部阻擋層的摻雜。因此，必須特別注意量子點激光器外延生長過程中的溫度分布。

2.3 基于GaAs 襯底的InAs 量子點

GaAs 上的InAs 量子點已經(jīng)成為自組裝量子點和半導體激光器的主要材料體系。由于GaAs和InAs 之間晶格失配約7.1%，可以很容易地建立S-K 生長模式。此外，通過形成三元合金In-GaAs，可以在大范圍內(nèi)調(diào)整失配，從而實現(xiàn)對應變與自組裝量子點發(fā)展之間相關性的基本研究。最后，在量子點研究開始之前，這種材料體系已經(jīng)是大多數(shù)MBE 設備的首選材料，而其他材料如磷化物或氮化物則存在特殊的生長條件。

在研究早期，科學家們長期認為基于零維系統(tǒng)材料的許多基本性質(zhì)可以很容易地用量子點來研究，量子點的外延生長就像量子阱一樣容易。當然，人們期望這種量子點激光器能顯示出科學家多年前預測的所有優(yōu)異特性。然而，這些希望并不能完全實現(xiàn)，特別是在研究生長溫度高于低溫的設備時。這主要是由于固有的量子點密度大小分布。另一個原因可能是有限的量子點電位深度，電子和空穴態(tài)的量子化能變得相當大。此外，這些量子點在壓縮應變下生長，將載流子進一步轉(zhuǎn)移到更高的能級。載流子的熱逃逸仍然是大多數(shù)量子點激光器的主要問題之一，當器件溫度升高到300 K 或更高時，載流子的熱逃逸會導致非輻射損耗的大幅增加，從而導致閾值電流的大幅增加。因此，一個非常高的接近無窮遠的特征溫度作為基于零維材料的理想預期值，通常在低溫下測量而獲得[35]，并不能在室溫附近實現(xiàn)。生長溫度通常是最關鍵的參數(shù)，對于實現(xiàn)窄帶光致發(fā)光且具有高增益的量子點，其生長溫度的最佳公差應小于5 ℃。生長過程中的最佳溫度與V/Ⅲ族原子比有很強的耦合關系，因此它們必須一起優(yōu)化。其他通常采用的條件是使用As4代替As2，實施生長中斷[36]，以及“In-flush”步驟[37]，其中通過優(yōu)化覆蓋層的厚度以及在580 ℃進行短暫退火來消除量子點的不均勻性。在In-flush 之后，應保持較低生長溫度，以盡量降低進一步的相互擴散，從而減少藍移。該研究中的器件利用由In0.15Ga0.85As量子阱非對稱地圍繞InAs 量子點組成的阱中量子點的有源區(qū)，其下面是2 nm 的“預層”，頂部是5 nm 的“覆蓋層”。這些功能層的生長條件對發(fā)射波長和非均勻展寬有很大的影響。

自組裝量子點不僅僅是從二維和一維結(jié)構（量子阱和量子線）上的三維到零維的邏輯步驟，它們還可以被視為一種新型材料。在晶格不匹配材料的正常二維薄膜生長過程中，薄膜在襯底上以偽態(tài)應變生長且無缺陷，僅達到由內(nèi)應變能定義的臨界厚度[38]。然后，該層通過形成高密度缺陷而產(chǎn)生弛豫過程，并變得不適合大多數(shù)應用。例如，將GaAs 上Ga1-xInxAs 中的In 含量x限制在約15%以下，從而使激光器的發(fā)射波長限制在約1 100 nm 以下。通過形成自組裝量子點，可以克服上述限制，將1 300 nm 及以上的電信波長區(qū)域開放給生長在GaAs 上的材料。GaAs 是技術上發(fā)展最好的半導體材料之一，因此也是化合物半導體最重要的襯底之一。InAs 量子點激光器被認為是GaAs 晶圓上最有前途的用于通信的半導體激光技術，InGaAsN 結(jié)構通過在InGaAs 量子阱中合金化少量氮來降低晶格失配引起應變。如今，量子點激光器不僅在閾值電流或輸出功率方面與量子阱激光器競爭，而且還可以覆蓋量子阱難以達到的發(fā)射波長區(qū)域。

2.4 量子點激光器在Si-PICs 中的應用

Si-PICs 有望成為量子激光器的主要應用領域。由于安裝大規(guī)模集成（Large-scale integration,LSI）電路芯片的硅光學中間體無法避免LSI 產(chǎn)生的熱量，因此有必要集成在高溫環(huán)境下也能工作的激光光源。如前所述，使用可以在高溫環(huán)境下運行的量子點激光器，加上其自身的低功耗，為這個問題提供了解決方案。在日本于2011 年啟動的FIRST 項目中，首次演示了通過混合倒裝芯片鍵合實現(xiàn)的集成量子點激光器陣列的硅光子中間體。硅光子中間體在25～125 ℃的寬溫度范圍內(nèi)實現(xiàn)了12.5 Gbps 的無差錯傳輸和15 Tbps/cm2的高傳輸帶密度，無需對激光器、調(diào)制器和光電探測器進行任何溫度控制[39]。由于量子點激光器對光反饋效應不敏感，從而可以在沒有任何光學隔離器的情況下實現(xiàn)硅光子芯片[40]。在這些成就的基礎上，2017 年日本成立了一家名為AIO-Core 的公司，提供集成量子點激光器的5 mm2發(fā)射/接收硅光子芯片。

3 基于晶圓鍵合技術的硅基量子點激光器

晶片鍵合是在硅襯底上形成量子點半導體激光器的最有前途的方法之一。目前，已經(jīng)有多種鍵合技術（如金屬擴散鍵合、直接分子鍵合和粘合劑鍵合等）應用于硅基上的各種激光光源，包括法布里-珀羅（FP）激光器、分布反饋（DFB）激光器、微盤/環(huán)激光器、可調(diào)諧激光器、多波長激光器、鎖模激光器等，量子點半導體激光器也是其中之一。

3.1 金屬擴散鍵合

金屬擴散鍵合是在熱和壓力下將兩個晶圓與金屬層結(jié)合在一起的方法。該方法受晶圓表面結(jié)構和粗糙度的影響不大，并且可以使用中間金屬作為電極，因此備受關注。在金屬層中存在光反射的缺點，但同時具備金屬條紋部分鍵合等結(jié)構性解決方案。該鍵合技術基于鍵合界面處金屬的相互擴散，構筑固體金屬層，有效地融合了兩個初始金屬表面之間的原始鍵合界面。已有的金屬擴散鍵合技術中，最常見的是熱壓鍵合，即金屬間擴散發(fā)生在固相和固液相互擴散鍵合中，兩種不同相的金屬相互擴散，最終形成固體金屬化合物。

對于金屬晶片鍵合，有報道采用MOCVD 或MBE 方法在GaAs 襯底上生長了InAs/GaAs 量子點激光器結(jié)構。形成的InAs 量子點的面密度為（4～6）×1010/cm2，InAs 量子點的層數(shù)為5～10 層。量子點有源層位于1.4 μm 厚的Al0.4Ga0.6As 覆蓋層之間，量子點的基態(tài)中心波長為1.27～1.30μm。該研究在量子點激光器GaAs 襯底上利用中間金屬AuGeNi/Au/AuGeNi，與AuGeNi 金屬層在硅片上成功地實現(xiàn)了鍵合[41]。這種金屬結(jié)合層利用Au-Ge 合金的低共熔點（280 ℃）提高了結(jié)合強度和界面導電性。晶圓被切成1 cm2的面積。兩個晶圓在空氣中接觸，溫度為300 ℃，單軸壓力為0.1 MPa，接觸時間為3 h。然后在室溫下用H3PO4-H2O2（體積比3∶7）選擇性蝕刻去除GaAs 襯底。用HCl 溶液去除Al0.7Ga0.3As 刻蝕停止層，然后在結(jié)構的頂部和底部分別施加電極制備FP 量子點激光器。該器件由厚度為3.45 μm 的雙異質(zhì)結(jié)激光結(jié)構組成，通過厚度為380 nm 的金屬層結(jié)合在Si 襯底上。激光器的腔長為2.4 mm，寬為100 μm，未使用高反射（HR）涂層。

3.2 直接鍵合

直接鍵合是一種不使用中間金屬和氧化物的直接鍵合硅晶圓和激光晶圓的方法，該方法可以通過異質(zhì)界面獲得電流通路，有利于Ⅲ-Ⅴ族半導體光源在Si 襯底上的集成，所有鍵合工藝均可在300 ℃或更低溫度下進行，不會出現(xiàn)Si 器件雜質(zhì)擴散等問題。這種硅光子光源集成工藝技術更適合CMOS 工藝。

在2012 年，Tanabe 等提出了一種直接熔合技術[42]，通過異質(zhì)界面能帶工程來提供與摻雜濃度相關的高導電性和透明性的異質(zhì)結(jié)。這種直接鍵合方法過程如下：（a）激光器和硅片上的光刻膠涂敷；（b）切割激光器和硅片；（c）光刻膠去除（浸泡、丙酮）；（d）自然氧化物去除（濕法化學刻蝕，HF）；（e）用于鍵合表面的臭氧灰化；（f）晶片鍵合；（g）GaAs 襯底去除（濕法化學刻蝕，H3PO4+H2O2）；（h）去除AlGaAs 刻蝕停止層（濕法化學刻蝕，HF）。上述實驗步驟中，GaAs（100）和Si（100）晶片的鍵合表面涂有光致抗蝕劑，以保護這些表面免受劃線過程中產(chǎn)生的顆粒的影響。將晶片切成兩塊，每塊面積為1 cm2，用丙酮去除光致抗蝕劑并對粘合表面進行脫脂。使用 HF 溶液去除GaAs 和Si晶片上的原生氧化物。兩個管芯與對齊的（011）邊緣接觸，這有利于激光制造中的切割過程。再將GaAs/Si 樣品在300 ℃的空氣環(huán)境中以0.1 MPa的單軸壓力退火3 h。使用直流偏置源測量鍵合GaAs/Si 界面的I-V特性，并在鍵合GaAs/Si 樣品的外表面施加AuGeNi/Au 歐姆接觸,獲得在GaAs/Si界面處一層厚度約為2 nm 的非晶層。在300 ℃下形成了無金屬和無氧化物的GaAs/Si 歐姆異質(zhì)結(jié)，溫度低到足以抑制活性材料的退化。此外，該研究分別采用p-GaAs/p-Si 和p-GaAs/n-Si 鍵合的方法，在硅襯底上制作了閾值電流密度很低的1.3μm InAs/GaAs 量子點激光器和AlGaAs/Si 雙結(jié)太陽能電池。

雖然在硅上外延生長量子點已經(jīng)取得了很大的進展，但功能器件將光子波導限制在Ⅲ-Ⅴ層，并且Si 被簡化為單純的襯底。萬雅婷等在2021年的報道中，解決了關于硅基外延激光器和硅光子波導之間關系的一系列問題[43]。通過將先進的硅光子學和優(yōu)越的量子點材料結(jié)合起來，實現(xiàn)了向高容量集成的轉(zhuǎn)變，在硅上實現(xiàn)了創(chuàng)紀錄的量子點DFB 激光器，并實現(xiàn)了與硅波導的高效光耦合。整個層結(jié)構從上到下依次為（制造流程如圖2 所示[43]）：500 nm 厚的Al0.8Ga0.2As 層，用于腐蝕停止的500 nm 厚的Al0.8Ga0.2As 層，400 nm 厚的n-GaAs 層，1.4 μm 厚的下層Al0.4Ga0.6As 包層，300 nm 厚的量子點有源區(qū)，中間夾著兩個30 nm 的AlxGa1-xAs 梯度層，150 nm 厚的p-GaAs 層，以及抑制鍵合層缺陷擴展的10/10 nm GaAs/AlxGa1-xAs 超晶格區(qū)。在量子點晶片上沉積2 nm 的Al2O3后，采用O2等離子體輔助工藝進行晶片直接鍵合，然后在100 ℃、1 Mpa 的壓力下進行18 h 的熱處理以提高鍵合強度。接下來，在NH4OH∶H2O2的化學溶液中去除襯底，停在500 nm 的Al0.8Ga0.2As 層，然后用稀氫氟酸（≈2.5%）去除該層。在臺面刻蝕后，側(cè)壁表面先用12 nm 的Al2O3原子層沉積鈍化，然后覆蓋500 nm 厚的SiO2層，以完全隔離Pd/Ti/Pd/Au 和Pd/Ge/Pd/Au 金屬接觸堆疊的光學模式。在器件制造完成后，晶片被切開，通過機械拋光無源硅來形成發(fā)射面。

圖2 硅上倏逝DFB 量子點激光器的制備步驟［43］Fig.2 The preparation steps of a passively mode-locked DFB quantum dot laser on silicon［43］

3.3 混合金屬/有機粘合鍵合

一段時間以來，科研人員開發(fā)了一種采用金屬鍵合技術與粘合劑鍵合技術相結(jié)合的混合鍵合技術。金屬在鍵合界面處經(jīng)過圖案化處理后被選擇性地應用——提供電接觸，再憑借其良好的導熱性進行晶片鍵合。此后，在鍵合界面處的間隙填充基于有機高分子聚合物的粘合劑，例如熱固化聚合物。由此，兩個晶圓通過加熱固化完成鍵合過程。這種混合有機/金屬鍵合方法的一個例子是金屬鍵合和環(huán)氧樹脂粘合劑鍵合的組合，即通過共晶焊接預先鍵合晶圓之后，再將環(huán)氧樹脂注入到晶圓之間的間隙中。工藝過程如圖3 所示[44]，鍵合過程從清洗SOI 襯底和Ⅲ-Ⅴ芯片開始。SOI 清潔是通過將基底浸入標準清潔1（SC-1）溶液中15 min 進行的，該溶液包含體積比為1∶1∶5的氨水（NH4OH）、過氧化氫（H2O2）和去離子水，分別加熱至70 ℃。在此之后，將 DVS-BCB∶均三甲基苯溶液旋涂到SOI 基底上。然后將SOI 基底在150 ℃下烘烤10 min，讓均三甲基苯蒸發(fā)，然后將基板緩慢冷卻至室溫。最后，將SOI 安裝在由Pyrex 玻璃（1 200 μm 厚，100 mm 直徑）制成的載體晶圓上。同時，在鍵合之前，使用體積比為4∶1和1∶1 的HCl∶H2O 和H2SO4∶H2O2∶H2O 溶液，通過選擇性濕法蝕刻去除Ⅲ-Ⅴ晶圓/芯片上的InP/In-GaAs 犧牲層。該過程從Ⅲ-Ⅴ模具表面去除顆粒和污染物。然后用去離子水沖洗Ⅲ-Ⅴ芯片，干燥并安裝在SOI 芯片上。由于在所提出的方法中，芯片在室溫下接觸，因此可以輕松地將單個芯片拾取并放置到硅目標晶圓上。它們無需任何額外工具即可以500 μm 的精度手動對齊，或者可以使用倒裝芯片機更精確地放置。之后，承載晶圓上的SOI 襯底被安裝在傳送夾具上并被裝載到晶鍵合工具的處理真空室中。真空室被抽空（目標壓力0.1 Pa）并以15 ℃/min 的升溫速度加熱到150 ℃（10 min），同時對Ⅲ-Ⅴ/SOI 堆棧施加壓力。實際鍵合壓力（Ⅲ-Ⅴ裸片單位面積施加的力）保持在200～400 kPa 的范圍內(nèi)。在150 ℃下對模具施加壓力10 min 后，溫度升高至280 ℃，升溫速度為1.5 ℃/min。達到280 ℃后，模具在氮氣氣氛中在該溫度下保持60 min。固化后，粘合樣品冷卻（以6～10 ℃/min）并從處理室中取出。然后通過使用HCl 的選擇性濕法蝕刻去除Ⅲ-Ⅴ裸片的InP襯底，留下薄的Ⅲ-Ⅴ薄膜，其功能層鍵合到SOI裸片上，為進一步處理做好準備。這種混合高分子聚合物/金屬鍵合在光子器件中得到有效應用，特別是在將Ⅲ-Ⅴ材料集成在SOI 襯底上的情況下，它具有良好的導熱性以及與SOI 襯底良好的電接觸的優(yōu)點，通過金屬接觸/鍵合焊盤，使得底層硅參與載流子的注入和有效的散熱過程。

圖3 開發(fā)的“冷鍵合”工藝［44］Fig.3 The developed “cold bonding” process［44］

4 基于倒裝鍵合技術的硅基量子點激光器

芯片之間的倒裝鍵合組裝是系統(tǒng)封裝和集成的關鍵技術之一，該方法具有互連距離短、封裝密度高、寄生電阻小等優(yōu)點[45]。目前的倒裝連接技術有焊料凸點倒裝鍵合技術、熱壓倒裝鍵合技術、熱壓超聲倒裝鍵合技術等。倒裝芯片提供了優(yōu)越的性能，并為具有高輸入/輸出性能的芯片提供了一種具有成本效益的互連技術。對于倒裝芯片安裝，需要接觸凸點，以有效地將組件與基底的電、機械和熱連接起來。Au 具有良好的導電性、導熱性和良好的延展性，適用于接觸凸點。另一方面，Au 沉積在Ⅲ-Ⅴ半導體上作為最終的金屬化層，為作為接觸材料的Au 提供了良好的兼容性。

熱壓鍵合是一種快速、簡單、可靠的倒裝芯片焊接方法，它需要由可延展材料制成的觸點，例如由金線制成的凸起點，凸點位于基底或組件上。另一方面，最好使用相同材料的扁平觸點作為鍵合材料。由于物質(zhì)內(nèi)部原子的熱運動，當兩個表面相互接觸時，原子會相互擴散。如果施加一定的壓力和溫度，擴散過程將加劇，這就是熱壓鍵合的原理。在不液化接觸材料的情況下，熱壓鍵合通過材料接觸產(chǎn)生接頭，提供可接受的機械強度、穩(wěn)定性以及良好的導電性[46]。倒裝芯片工藝涉及凸點下金屬化，以防止焊料成分擴散到器件中，并實現(xiàn)與芯片頂部金屬層的良好粘合。焊料凸點可以通過晶圓凸點工藝制造。焊料凸點的印刷和電鍍是兩種常用的方法。常見的焊接材料包括共晶SnPb、SnSb 和SnAg。印刷技術可以很好地控制焊料成分，并使各種焊料合金能夠在晶圓上凸起。印刷通常更便宜，但電鍍可以最小化間距。在電鍍AuSn 凸點的情況下，典型的凸點直徑為30～100 μm，高度為30～60 μm；可以實現(xiàn)直徑為20μm 且最小間距為50 μm 的凸點[47]。

熱超聲波鍵合是利用熱聲效應，將基板芯片加熱至100～150 ℃的摩擦焊接工藝。倒裝芯片的焊盤橫向移動，與襯底芯片的焊料凸起接觸，形成特定的工作界面。超聲波換能器施加的爆發(fā)力被瞬間激活。與熱壓鍵合相比，熱量僅在接觸界面產(chǎn)生，芯片內(nèi)部不會產(chǎn)生熱應力。熱聲鍵合通常用于熱敏材料。此外，所需的鍵合力比前者小得多，芯片上幾乎不產(chǎn)生機械壓力應變，可以更好地保護芯片不變形或碎裂。從上述倒裝鍵合的原理可知，目前對設備的可靠性、成本、性能以及體積大小要求日益增高，多數(shù)情況下需要用到倒裝芯片鍵合以減小尺寸和提高性能。然而，倒裝鍵合技術也存在缺點：在芯片上制作凸點的設備，材料價格昂貴，工藝復雜，良品率低于引線鍵合；鍵合點在芯片下方，鍵合的可靠性需要額外的步驟來檢驗；雖然凸點的制作方法眾多，但是每種方法都有各自的優(yōu)勢和不足，需要根據(jù)自己的應用需求來選擇凸點技術。因此，凸點技術的優(yōu)化至關重要，它關系到倒裝鍵合的穩(wěn)定性和成本[46]。

倒裝鍵合的半導體激光器組裝方法主要有兩種，一種是主動對準，另一種是被動對準。通過主動對準，可以實現(xiàn)精確定位；但對準時間長，對準位置難以確定。被動對準時間短、成本低，但是它需要高精度對準。為了通過倒裝鍵合技術將半導體激光器被動對準到硅光子集成電路上，將半導體激光器的出光端面精確對準硅波導是非常重要的。圖4（a）采用低成本硅光子集成的被動對準方法，對半導體激光器進行裝配。硅光子集成電路制作完成后，制造了帶有Si 對準標記和Si 基座的半導體激光器安裝臺，如圖4（b）所示[48]。首先，為了形成波導面（圖4（b-1）），通過干法刻蝕，將上包層和覆蓋層向下去除到Si 襯底（圖4（b-2））。其次，通過干法刻蝕，將Si 對準標記和Si 基座圖案化到Si 基底上（圖4（b-3））。最后，在Si 基底上形成電極（圖4（b-4））。對準標記也制作在半導體激光器芯片上。圖4（c）顯示了半導體激光器芯片在安裝臺上的被動對準方法[49]。如該截面圖所示，通過基板透射光使用紅外相機圖像進行視覺對準[50]。圖4（d）是半導體激光器芯片上的標記與安裝臺之間的對準圖像調(diào)整示例。如圖4（e）所示，半導體激光器芯片和Si 襯底之間的水平偏差優(yōu)于±0.5 μm。垂直定位由Si 基底制造過程確定，垂直偏差優(yōu)于± 0.1 μm。

圖4 （a）采用被動對準技術的半導體激光器裝配方法；（b）半導體激光器安裝臺制造工藝流程；（c）半導體激光器芯片在安裝臺上的被動對準示意圖；（d）半導體激光器芯片與半導體激光器安裝臺上標記物之間對準圖像調(diào)整示例；（e）半導體激光器與Si 襯底之間測量的水平對準差［48-50］。Fig.4 （a）Laser assembly method using passive alignment technique.（b）Process flow of laser mounting platform manufacturing.（c）Schematic diagram of passive alignment of semiconductor laser chip on the mounting platform.（d）Example of alignment image adjustment between semiconductor laser chip and alignment marks on semiconductor laser mounting platform.（e）Horizontal alignment error measured between semiconductor laser and Si substrate［48-50］.

倒裝鍵合技術可以實現(xiàn)晶圓級集成工藝，但需要對用于異質(zhì)集成的半導體激光器和硅光晶圓器件進行特殊處理，如在硅光晶圓上制作用于高度對準的特殊結(jié)構、波導耦合結(jié)構以及激光器的平坦化過程等，這些特殊工藝均會對最終產(chǎn)品良率產(chǎn)生影響，限制了該技術的發(fā)展。片間和片上倒裝鍵合集成技術路線均依賴于高精度封裝設備，其對于設備機械對準精度要求達到 0.5 μm量級，這導致該技術路線在高精密封裝對準環(huán)節(jié)的耗時增加，因此生產(chǎn)效率較低。目前，光電異質(zhì)集成的商業(yè)化應用仍停留在片間、片上混合集成方案。片上異質(zhì)集成方案具有高集成度、高生產(chǎn)效率的優(yōu)勢，是光電異質(zhì)集成的重要發(fā)展方向[51]。

5 直接外延生長的硅基量子點激光器

直接在硅襯底上生長Ⅲ-Ⅴ族半導體增益材料[52-53]是鍵合技術之外的一種極具潛力且更經(jīng)濟的解決方案，它不僅消除了對Ⅲ-Ⅴ族半導體晶圓和復雜鍵合過程的需求，而且還提供了緊湊封裝和更好的散熱等優(yōu)勢（如表1 總結(jié)所示）。但是，在Ⅲ-Ⅴ族半導體層與硅層界面處，還需要克服的挑戰(zhàn)包括晶格失配、熱膨脹系數(shù)失配以及晶體極性失配[54-55]。不匹配會導致缺陷，降低半導體激光器的性能與良率。晶格常數(shù)的不匹配導致了螺紋位錯的形成。位錯與作為非輻射復合中心的陷阱態(tài)有關，因此降低了器件的內(nèi)量子效率[54]。此外，熱膨脹系數(shù)的不匹配成為生長冷卻過程中的一個問題。在冷卻至室溫期間或之后，殘余應變導致裂紋的形成，從而影響器件的良率[56]。在生長后冷卻過程中，薄膜應力狀態(tài)由壓縮變?yōu)槔?，熱膨脹系?shù)是導致失配位錯在有源區(qū)附近形成的重要原因。在低穿透位錯密度的激光器中，由于失配位錯與有源區(qū)的相互作用面積更大，因此失配位錯對器件可靠性的損害比穿透位錯更大。為了對抗失配位錯，在有源區(qū)上下插入薄應變量子阱作為捕獲層，以阻止失配位錯影響有源區(qū)[57]。利用量子點有源區(qū)代替?zhèn)鹘y(tǒng)的量子阱，進一步推動了這一研究領域的發(fā)展。高性能電泵浦量子點激光器已經(jīng)在硅基底上實現(xiàn)[58-59]。此外，Ⅲ-Ⅴ和Si 之間的晶體極性不匹配導致反相疇，這種二維缺陷會產(chǎn)生局部電荷過量或缺乏，導致激光器的效率下降[12,60]。

為了解決上述問題和挑戰(zhàn)，2016 年，倫敦大學學院劉會赟教授團隊研制了直接在硅襯底上生長的連續(xù)波InAs/GaAs 量子點激光器，通過將成核層和位錯過濾層與原位熱退火相結(jié)合，在Ⅲ-Ⅴ族半導體層中實現(xiàn)了105/cm2量級的低密度螺紋位錯，其閾值電流密度低至62.5 A/cm2，室溫輸出功率超過105 mW，工作溫度高達120 ℃。他們收集了超過3 100 h 的連續(xù)波運行數(shù)據(jù)，給出了超過100 158 h 的外推平均壽命[58]。第二年，該課題組報道了第一個在軸向Si（001）襯底上單片生長的電泵浦連續(xù) InAs/GaAs 量子點激光器，沒有任何中間緩沖層。采用 MOCVD 技術在300 mm 標準工業(yè)兼容的Si（001）襯底上首次制備了400 nm 無反相疇外延GaAs 薄膜，其表面均方根（RMS）粗糙度為0.86 nm。然后通過MBE 在無反相疇的GaAs/Si 襯底上生長出量子點激光結(jié)構，實現(xiàn)了1.3 μm 的室溫連續(xù)激光，閾值電流密度為425 A/cm2，單面輸出功率為43 mW。在脈沖工作下，實現(xiàn)了高達102 ℃的工作溫度，閾值電流密度為250 A/cm2，室溫下單面輸出功率超過130 mW[61]。中國科學院物理研究所張建軍團隊采用同質(zhì)外延構建具有(111)晶面的“V”形孔洞結(jié)構，結(jié)合原位異質(zhì)外延，同樣有效解決了硅基砷化鎵晶格失配、熱失配和反相疇等問題[70]。此外，2020 年，萬雅婷等也報道了在CMOS 兼容的Si（001）襯底上生長的量子點DFB 激光器，實現(xiàn)了溫度穩(wěn)定的單縱模工作，邊模抑制比超過50 dB，閾值電流密度為440 A/cm2。該研究展示了128 Gb/s 的單通道速率和1.67 bps/Hz 的凈頻譜效率，使用O 頻段中的五個通道的總傳輸容量為640 Gb/s，有望應用于基于WDM 的 收發(fā)器[67]。

在之前的研究報道中，MOCVD 法是常用的在硅上生長種子層或緩沖層的方法。然而，利用MBE 也可以直接生長出高質(zhì)量的InAs/GaAs 量子點。Kwoen 等的研究報道了第一個全過程使用MBE 方法直接在Si（001）上生長的電泵浦InAs/GaAs 量子點激光器[63]。該研究采用FP 腔的量子點激光器的閾值電流密度為320 A/cm2，單面最大輸出功率為30 mW。實際上，在早期的報道中，有很多對MBE 生長條件的基礎研究。Volz 團隊在晶體生長之前準備了3 英寸n 型Si（001）襯底，這些Si 襯底的偏離角為+0.2°[71]。Si 襯底表面有2 nm 的天然氧化物，在用1%稀釋的HF 濕法蝕刻去除氧化膜后，立即將其引入MBE 真空室。濕法蝕刻的Si 襯底表面為疏水性。這些襯底在450 ℃的真空室中脫氣1 h，然后將它們轉(zhuǎn)移到沉積室，在950 ℃的溫度下對加熱器進行10 min 的熱清洗。在硅襯底上直接生長量子點激光器，主要由三部分構成，如圖5 所示[50]。第一部分是在硅襯底上生長包括種子層的緩沖層。第二部分是位錯過濾層，用于降低Ⅲ-Ⅴ族半導體層和Si 層之間的高位錯密度。第三部分是在GaAs 襯底上生長相同的量子點層?；贛BE 生長，劉會赟教授團隊報道了在硅上單片集成的低噪聲量子點激光器[64]，該激光器在13.5 km 長的標準單模光纖上實現(xiàn)了25.6 Gb/s 的數(shù)據(jù)傳輸，相對強度噪聲小于-150 dB/Hz。此外，2019 年，Kwoen 等還通過硅上的MBE 生長，報道了Si（001）上量子點激光器的高溫運行（＞100 ℃）[65]。

圖5 Si（001）襯底上直接生長量子點激光器的外延結(jié)構［50］Fig.5 Epitaxial structure of directly grown quantum dot lasers on Si（001）substrates［50］

除了通過捕獲層調(diào)控有源層內(nèi)的缺陷之外，近年來還出現(xiàn)了其他解決方案。中國科學院半導體研究所韋欣教授團隊提出了一種簡單的方法來降低穿透位錯密度——僅利用與目標GaAs組分不同的GaAs 緩沖層，而未采用復雜的位錯過濾層和中間緩沖層[68]。采用MOCVD 的方法在Si（001）上生長了一層不含反相疇界的2.5 μm 厚度的 GaAs 外延薄膜，其穿透位錯密度為9.4×106/cm2。利用MBE 系統(tǒng)在GaAs/Si（001）襯底上生長出密度為5.2×1010/cm2的InAs/GaAs 量子點。以上述方式制備的量子點激光器實現(xiàn)了單面室溫連續(xù)波輸出功率為138 mW，其閾值電流密度為397 A/cm2，激射波長為1 306 nm。此外，Shang 和Feng 等報道了硅基底溝槽中的量子點激光器，該激光器在與SiN 和Si 波導緊密相鄰的300 mm 硅光子晶片上制備而成[24,72]。該研究在20 ℃ 時得到的最大雙面輸出功率為126.6 mW，連續(xù)激光運行溫度高達60 ℃。圖6 所示為制備流程圖[72]，在兩個平臺上成功制備了邊發(fā)射脊波導的量子點激光器并對其進行了表征。為了進一步證明通過片上耦合將溝槽內(nèi)的激光器與平面內(nèi)Si 波導集成在一起的潛力，研究團隊還首次提出了一種窄溝槽的量子點激光器，該激光器實現(xiàn)了與同一樣品上相鄰的Si 波導耦合。

圖6 300 mm Si 上直接MBE 生長的量子點激光器及電泵浦邊發(fā)射脊波導激光器制備流程圖。上圖為平面硅模板的制備和邊發(fā)射激光器的制備流程；下圖顯示了用于邊發(fā)射激光器和片上集成的具有緊湊溝槽圖案模板的量子點激光器的制備流程［72］。Fig.6 The process flow diagram for the fabrication of quantum dot lasers directly grown on 300 mm Si by MBE，as well as edgeemitting ridge waveguide lasers with electrical pumping.The top diagram illustrates the preparation of planar silicon templates and the fabrication process of edge-emitting ridge waveguide lasers.The bottom diagram demonstrates the fabrication process for edge-emitting lasers and on-chip integrated quantum dot lasers with a compact groove pattern template［72］.

量子點不僅可以降低對非輻射復合缺陷的敏感性[73]，從而降低硅光子學的進入門檻，而且還提供了許多有利于光子集成電路的獨特特性。在硅上生長的量子點器件已經(jīng)取得了長足的進步，表現(xiàn)出高溫穩(wěn)定性[74]、低閾值運行和低反射靈敏度等[75]。由于硅基激光器缺陷管理方面的進展和有源區(qū)的創(chuàng)新，在與CMOS 兼容的硅基器件上，通過MBE 生長的量子點激光器在80 ℃的恒流偏置下的外推壽命已經(jīng)超過22 年[76]。近期，中國科學院半導體研究所楊濤研究員團隊報道了直接在軸向Si（001）上生長的超高熱穩(wěn)定性1.3 μm InAs/GaAs 量子點激光器，其連續(xù)波工作溫度達到了創(chuàng)紀錄的150 ℃[69]。采用優(yōu)化的MBE 三步生長方法，首次制備出了低穿透位錯密度為4.3×106/cm2的GaAs 緩沖層。然后，在低穿透位錯密度的硅基GaAs 緩沖層上生長了8 層p 型調(diào)制摻雜的量子點激光結(jié)構，以提高器件的溫度穩(wěn)定性。結(jié)果表明，在10～75 ℃和10～140 ℃的寬溫度范圍內(nèi)，量子點激光器具有超高溫穩(wěn)定性，其特征溫度分別為T0=∞和T1=∞。量子點激光器的最大連續(xù)工作溫度可達150 ℃，脈沖工作溫度可達160 ℃。該量子點激光器在85 ℃和125 ℃時的連續(xù)波飽和功率分別為50 mW 和19 mW。這項工作展示了硅基直接外延量子點激光器在實現(xiàn)低功耗、小型化和低成本硅光子芯片方面的應用潛力。此外，中國科學院物理所張建軍團隊和上海交大蘇翼凱團隊合作采用直接外延生長的方式，在SOI 溝槽內(nèi)實現(xiàn)了高性能Ⅲ-Ⅴ族量子點激光器的生長和制備，并首次實現(xiàn)了SOI基溝槽內(nèi)激光器與光波導的水平耦合[77-78]。

6 總結(jié)與展望

本文綜述了硅基Ⅲ-Ⅴ族半導體量子點激光器的最新研究進展。由于量子點的優(yōu)越性能和優(yōu)化的生長方法，在硅基襯底上鍵合/生長的高性能FP、DFB 和鎖模邊發(fā)射激光器已經(jīng)得到了廣泛研究，而且在壽命、閾值、功率、邊模抑制比等方面的性能與在Ⅲ-Ⅴ族半導體的原生襯底上制備的激光器相當。由此可知，硅基量子點激光器足以作為硅基光子集成電路的片上光源。雖然近年來硅基量子點激光器已經(jīng)取得了較大發(fā)展，但是為了滿足更多的實際應用，仍然面臨許多挑戰(zhàn)，也存在一些問題亟待解決：（1）持續(xù)優(yōu)化硅基片上量子點增益介質(zhì)集成技術：由于硅基片與傳統(tǒng)的Ⅲ-Ⅴ族化合物半導體材料之間晶格不匹配，導致了在硅基片上實現(xiàn)高質(zhì)量的量子點材料的挑戰(zhàn)。通過鍵合進行異質(zhì)集成是目前商業(yè)上可行的方法，因為它提供了最佳的器件性能，并完美地結(jié)合了Ⅲ-Ⅴ族化合物半導體和Ⅳ族半導體的優(yōu)點。然而，晶圓鍵合和倒裝鍵合都不是整體集成方法，它們是短期應用的完美候選者，而從長遠來看，應該開發(fā)用于高密度集成Si-PICs 的單片解決方案。因此，需要繼續(xù)優(yōu)化適用于硅基片的高質(zhì)量量子點材料和生長技術。對于Si 上Ⅲ-Ⅴ族激光的選擇性異質(zhì)外延，重點應進一步增加外延Ⅲ-Ⅴ族材料的尺寸，以減少金屬接觸引起的光學損耗。（2）與其他材料和元件集成：對于實際應用，需要將量子點激光器與芯片上的其他材料或元件集成，例如鈮酸鋰、二維材料、氮化硅等材料，以及波導、調(diào)制器和探測器等元件。來自硅基激光器的光必須有效地耦合到硅波導中，這是硅上Ⅲ-Ⅴ族激光器的全面異質(zhì)外延中最緊迫的問題，因為減少缺陷所需的很厚的緩沖層嚴重阻礙了光與硅波導的接口耦合。目前，Si-PICs 與其他先進異質(zhì)光子器件的集成仍處于研發(fā)初級階段。在未來的研究中，需要對主被動耦合和協(xié)同集成進行更多的研究。（3）制造成本和可擴展性：在工業(yè)化生產(chǎn)中，制造成本和可擴展性是非常重要的考慮因素。目前，硅基片上量子點激光器的制造成本較高，需要進一步優(yōu)化生產(chǎn)工藝以降低成本并實現(xiàn)高質(zhì)量的量產(chǎn)。硅上光源的生長和制造應與標準硅光子代工廠的現(xiàn)有工藝兼容，需要在Si/SOI 晶圓上生長有源增益材料，并有效控制污染和進行熱管理。（4）波長范圍限制：目前硅基片上量子點激光器主要集中在近紅外和可見光波段，而在其他波長范圍內(nèi)的量子點激光器研究相對較少，拓展硅基片上量子點激光器的波長范圍是一個具有挑戰(zhàn)性的任務。盡管硅基片上量子點激光器面臨一些挑戰(zhàn)和瓶頸，但通過不斷的研究和技術創(chuàng)新，相信這些問題將逐步得到解決，推動硅基片上量子點激光器的發(fā)展和應用。

本文專家審稿意見及作者回復內(nèi)容的下載地址：http://cjl.lightpublishing.cn/thesisDetails#10.37188/CJL.20230185.