面向芯片三維封裝的低成本玻璃基深溝電容技術(shù)

電容作為集成電路芯片應(yīng)用的重要元件，廣泛用于濾波、振蕩、去耦、開關(guān)等場(chǎng)景。近年來，高密度集成對(duì)高性能、微型化無源器件的需求急速增加，并且耦合阻抗匹配電路對(duì)電容提出了更高的要求。研究結(jié)果表明，集成深溝電容（DTC）的2.5D/3D 封裝芯片具有優(yōu)越的電源完整性（PI）。硅基深溝電容雖然可以滿足對(duì)高電容密度和高集成化的要求，但存在高損耗和高工藝成本等問題。玻璃具有優(yōu)異的高頻電學(xué)性能、良好的絕緣性、可調(diào)節(jié)的熱膨脹系數(shù)（CTE）和面板級(jí)尺寸，已成為低損、低成本2.5D/3D 封裝及集成無源器件的理想基板。

廈門大學(xué)于大全教授團(tuán)隊(duì)報(bào)告了基于玻璃通孔（TGV）技術(shù)的玻璃基深溝電容工藝，設(shè)計(jì)并實(shí)現(xiàn)了一款金屬-絕緣體-金屬（MIM）的三維電容。通過激光誘導(dǎo)濕法刻蝕（LIWE）技術(shù)實(shí)現(xiàn)玻璃基上陣列的盲槽結(jié)構(gòu)，使用原子層沉積和化學(xué)氣相沉積技術(shù)制成了MIM電容疊層，玻璃基板電容加工工藝如圖1 所示。LIWE與使用專用掩模在硅深反應(yīng)離子刻蝕（DRIE）中形成溝槽不同，LIWE 利用激光輻照直接在玻璃基板上形成溝槽軌跡。選擇性蝕刻是因?yàn)槭軗p區(qū)域中的納米孔增加了與蝕刻溶液的玻璃接觸面積，并導(dǎo)致與未受損區(qū)域的蝕刻間隙。盲孔在后續(xù)的HF 蝕刻中形成，這比Si DRIE 更高效和經(jīng)濟(jì)。在孔徑較小的深盲孔中，能得到錐形底部，盲孔的壁面很光滑。通過原子層沉積技術(shù)在頂部沉積TiN/Al2O3/TiN 堆疊層，以確保優(yōu)異的階梯覆蓋和均勻性，并制造MIM 電容器堆疊。為了降低TiN 層的等效串聯(lián)電阻（ESR），使用2 000 個(gè)循環(huán)的預(yù)反應(yīng)進(jìn)行室內(nèi)氮化處理，然后在450 ℃、TiCl4和NH3氣氛下沉積TiN 層。結(jié)果顯示，TiN 電極的ESR 通常小于130 mΩ。低電阻的TiN 層不僅直接降低了電極厚度、優(yōu)化了引出電路的設(shè)計(jì)，還進(jìn)一步降低了電容器的寄生電感和寄生電容，實(shí)現(xiàn)擁有更低損耗、更高性能的高密度電容器。

圖1 玻璃基板電容加工工藝

研制出的玻璃溝槽電容器在360 μm×360 μm 的尺寸下實(shí)現(xiàn)了8.85 nF 的電容值、10 pH 的等效串聯(lián)電感值（ESL）和315 mΩ 的等效串聯(lián)電阻值，諧振頻率在0.54 GHz，其射頻特性如圖2 所示。電容值與溝槽單元的數(shù)量和深度成正比。測(cè)得TGV 和RDL 的寄生電容值低至100 fF，溝槽電容的擊穿電壓為（7.83±2.3）V。所開發(fā)的玻璃基三維電容器具有經(jīng)濟(jì)、高效、高電容密度和易于三維集成的優(yōu)點(diǎn)，有望在玻璃轉(zhuǎn)接板和異構(gòu)集成應(yīng)用中發(fā)揮關(guān)鍵作用。（胡芝慧 鐘毅 竇宇航 于大全）

圖2 玻璃溝槽電容器的射頻特性

原始文獻(xiàn)：

HU ZH H,ZHOU Q,MA H ZH,et al.Development of low cost glass based deep trench capacitor for 3D packaging[J].IEEE Electron Device Letters,2023,44(9):1535-1538.