一種低噪聲C 類LC 壓控振蕩器的設(shè)計(jì)

葛士曾， 陳德媛， 張 瑛

（南京郵電大學(xué) 集成電路科學(xué)與工程學(xué)院， 江蘇 南京 210023）

0 引 言

在無線通信和測(cè)量等領(lǐng)域[1-2]，鎖相環(huán)電路是一種反饋系統(tǒng)，LC 壓控振蕩器和環(huán)形壓控振蕩器[3]在鎖相環(huán)電路中普遍應(yīng)用，將表現(xiàn)出負(fù)阻性質(zhì)的有源器件與LC 諧振電路相結(jié)合，從而輸出等幅振蕩信號(hào)。這是由于它的相位噪聲性能在高頻信號(hào)表現(xiàn)較好。

文獻(xiàn)[4]采用雙VCO 架構(gòu)增加總的頻率調(diào)諧范圍，并通過降噪的LDO 穩(wěn)壓器降低相位噪聲。文獻(xiàn)[5]使用電容反饋回路和襯底偏置技術(shù)，設(shè)計(jì)了一種正交壓控振蕩器，通過增加輸出振蕩信號(hào)的擺幅來降低相位噪聲。文獻(xiàn)[6]提出了一種自動(dòng)頻率校準(zhǔn)器（AFC），通過調(diào)節(jié)控制電壓從而選擇最合適的子帶來減小VCO 電路的增益，達(dá)到降低電路相位噪聲的目的。為了優(yōu)化VCO 電路的相位噪聲表現(xiàn)，本文設(shè)計(jì)了一種低噪聲C 類LC 壓控振蕩器。

1 LC 振蕩器

LC 振蕩器由負(fù)阻結(jié)構(gòu)和LC 諧振腔組成，如圖1 所示。其中L和C分別是LC 振蕩器的等效電感和等效電容。為了使LC 振蕩器保持正常的工作狀態(tài)，維持等幅振蕩，設(shè)計(jì)一個(gè)負(fù)阻結(jié)構(gòu)[7-8]抵消寄生電阻Rp的影響。

圖1 LC 振蕩器模型

在設(shè)計(jì)上采用互補(bǔ)式交叉耦合對(duì)管的構(gòu)造，通過分析該構(gòu)造的小信號(hào)等效模型[9]，得出負(fù)阻的公式：

式中：gmN和gmP分別為NMOS 和PMOS 管的跨導(dǎo)。

2 電路設(shè)計(jì)

本文設(shè)計(jì)基于40 nm CMOS 工藝，采用互補(bǔ)型交叉耦合全差分振蕩器電路[10]，其最大輸出頻率和相位噪聲性能介于NMOS 和PMOS 交叉耦合振蕩器電路之間[11]，通過采用共模反饋電路對(duì)交叉耦合PMOS 對(duì)管進(jìn)行偏置可以解決該問題。LC-VCO 電路結(jié)構(gòu)如圖2 所示。

在LC-VCO 電路中，通過隔離直流信號(hào)的電容將交叉耦合PMOS 對(duì)管M1和M2、NMOS 對(duì)管M3和M4之間的柵極和漏極相連接從而形成交流耦合，可以使得LCVCO 電路產(chǎn)生的信號(hào)傳輸?shù)浇徊骜詈蠈?duì)管的柵極。在LC-VCO 電路平穩(wěn)振蕩時(shí)，共模信號(hào)反饋環(huán)路通過負(fù)反饋將共模信號(hào)Vcm經(jīng)過電感的中心抽頭與參考信號(hào)Vref比較，使得共模電壓Vcm保持在參考電壓Vref范圍內(nèi)，并且可以根據(jù)給定的LC-VCO 電路電流產(chǎn)生足夠低的偏置電壓Vb，通過電阻和隔離直流信號(hào)的電容形成低通濾波網(wǎng)絡(luò)來偏置交叉耦合PMOS 對(duì)管M1和M2，使交叉耦合PMOS 對(duì)管M1和M2在飽和區(qū)內(nèi)工作，來保證振蕩器C 類振蕩，使得飽和區(qū)的交叉耦合PMOS 對(duì)管對(duì)整體噪聲的貢獻(xiàn)變小。而且由于LC-VCO 電路的下方通過電流鏡對(duì)NMOS 管M3和M4進(jìn)行偏置，為電路提供電流，從而避免了傳統(tǒng)的尾電流管限制，使得LC-VCO 電路輸出振幅最大化，改善了LC-VCO 電路的相位噪聲。

2.1 開關(guān)電容陣列

本文設(shè)計(jì)中使用4 組開關(guān)電容完成LC-VCO 電路頻率的粗調(diào)諧。如圖3 所示，通過4 個(gè)開關(guān)S1、S2、S3、S4控制4 組具有不同容值的電容接入LC-VCO 電路，從而取得16 條不同振蕩頻率范圍的子頻段。

圖3 開關(guān)電容陣列

本文設(shè)計(jì)中的開關(guān)由3 個(gè)NMOS 管來完成，開關(guān)電容電路如圖4 所示。S1處于高電平的情況下，NMOS 管M5、M6、M7均閉合，電容C1、C2連接到LC-VCO 電路中。

圖4 開關(guān)電容電路

為了保證16 個(gè)子頻段相鄰之間能夠相互重疊，達(dá)到50%的重疊率，而且完成較大范圍的頻率調(diào)諧，開關(guān)電容C1～C8需要設(shè)計(jì)合適的容值。

2.2 差分可變電容的設(shè)計(jì)

電路中的差分可變電容的設(shè)計(jì)如圖5 所示，通過Vctr1和Vctr2兩個(gè)差分控制電壓來調(diào)節(jié)可變電容的容值大小。

圖5 差分可變電容管

差分可變電容隨差模信號(hào)VD（Vctr1-Vctr2）變化的C-VD曲線仿真結(jié)果如圖6 所示，差模信號(hào)在0～0.6 V 范圍內(nèi)時(shí)，差分可變電容的電容值在22.5～171.2 fF 范圍內(nèi)變化，并且曲線具有很好的線性度。

圖6 可變電容管的C-VD變化曲線

圖7 為L(zhǎng)C-VCO 電路輸出信號(hào)頻率隨差模信號(hào)VD變化的曲線。由圖7 可知，差模信號(hào)VD在0～0.6 V 范圍內(nèi)，頻率變化曲線線性度較好。

圖7 LC-VCO 電路的f-VD曲線

對(duì)于鎖相環(huán)電路整體的設(shè)計(jì)來說，LC-VCO 電路的差分控制電壓Vctr1在0.6～0.9 V，Vctr2在0.3～0.6 V 時(shí)，使差模信號(hào)VD在0～0.6 V 范圍內(nèi)，從而使電荷泵取得較好的線性度，電流匹配度較好，減少了輸出時(shí)鐘抖動(dòng)，同時(shí)也降低了鎖相環(huán)的噪聲。

3 版圖設(shè)計(jì)及仿真結(jié)果

本文中的LC-VCO 電路采用40 nm 工藝設(shè)計(jì)并繪制了電路版圖，如圖8 所示。由于電路采用的是全差分式的構(gòu)造，所以在布局設(shè)計(jì)時(shí)采用了對(duì)稱結(jié)構(gòu)，從而保證非理想的情況下，各個(gè)元件引入的寄生電容近似相等。電路版圖核心面積為：144 μm×250 μm=0.036 mm2。

圖8 LC-VCO 核心電路版圖

當(dāng)差分控制電壓Vctr1在0.6～0.9 V，Vctr2在0.3～0.6 V內(nèi)，控制S1、S2、S3、S4四個(gè)開關(guān)的開閉，得到16 個(gè)子頻段。每個(gè)子頻段在差分控制電壓Vctr1和Vctr2控制下的輸出時(shí)鐘頻率如圖9 所示。根據(jù)圖9 可知：各個(gè)子頻段的輸出頻率連續(xù)變化，并且相鄰子頻段之間有重疊，重疊率達(dá)到了50%，可以實(shí)現(xiàn)子頻段之間的連續(xù)變化；差模信號(hào)VD在0～0.6 V 范圍內(nèi)，每個(gè)子頻段的線性度都很好，使LC-VCO 電路保持確定的增益。

圖9 LC-VCO 電路頻帶時(shí)鐘頻率圖

LC-VCO 電路中心頻帶處相位噪聲的比較如圖10所示。根據(jù)圖10 可知，采用共模反饋電路偏置的LCVCO 電路在中心頻率頻偏1 MHz 時(shí)對(duì)應(yīng)的相位噪聲為-112.8 dBc/Hz，而未采用共模反饋電路偏置的LC-VCO電路的相位噪聲為-109.2 dBc/Hz，相比之下，采用了共模反饋電路的相位噪聲減小了3.6 dBc/Hz。

圖10 LC-VCO 電路中心頻帶相位噪聲比較

LC-VCO 電路有相位噪聲、調(diào)頻范圍和功耗等性能指標(biāo)。通過品質(zhì)因數(shù)（FOM）[12]可以反映出LC-VCO 電路整體的性能表現(xiàn)，其定義為：

式中：f0為中心頻率；LΔf為在信號(hào)頻率頻偏Δf處的相位噪聲；PDC為直流功耗；參考功率P的值為1 mW。

本文設(shè)計(jì)的LC-VCO 電路與其他文獻(xiàn)方法中的LCVCO 電路的性能比較如表1 所示。本文設(shè)計(jì)的LC-VCO電路在相位噪聲方面表現(xiàn)更為突出，同時(shí)調(diào)諧范圍和功耗也具有很好的性能表現(xiàn)。本文設(shè)計(jì)的LC-VCO 電路的FOM 值為-183 dBc/Hz，與其他文獻(xiàn)方法的FOM 指標(biāo)相比，也具有一定的優(yōu)勢(shì)。

4 結(jié) 論

基于40 nm COMS 工藝設(shè)計(jì)一種寬頻帶、低噪聲的LC-VCO 電路，運(yùn)用4 個(gè)開關(guān)對(duì)電容陣列改變電路中所連接固定電容的電容值，從而對(duì)輸出時(shí)鐘頻率進(jìn)行調(diào)節(jié)，最終實(shí)現(xiàn)輸出時(shí)鐘頻率能夠在16 個(gè)子頻段內(nèi)變換；同時(shí)通過差分控制電壓改變差分電壓變?nèi)莨艿碾娙葜?，從而在子頻段內(nèi)進(jìn)行頻率調(diào)節(jié)。通過采用共模反饋電路對(duì)交叉耦合PMOS 對(duì)管進(jìn)行偏置，減小電路的相位噪聲，從而實(shí)現(xiàn)在0～0.6 V 的差分電壓控制下頻率輸出。

注：本文通訊作者為陳德媛。