C 波段高效率內(nèi)匹配功率放大器設(shè)計(jì)*

劉鴻睿，趙宏亮，尹飛飛

（遼寧大學(xué) 物理學(xué)院，遼寧 沈陽 110036）

0 引言

在射頻功率放大器中，高功率密度、高效率是人們一直追求的目標(biāo)。目前主流的射頻功率放大器設(shè)計(jì)方案分為單片微波集成電路（Monolithic Microwave Integrated Circuit,MMIC）、射頻功率模塊和內(nèi)匹配三種形式。內(nèi)匹配功率放大器是一種混合集成電路（Hybrid Integrated Circuit,HIC），它可以將多種不同襯底材料、不同工藝的裸芯片通過粘接、焊接、共晶等工藝裝配在同一個(gè)載片上。與其他兩種形式相比，內(nèi)匹配具有大功率、低成本、小型化的優(yōu)點(diǎn)[1]。由于內(nèi)匹配將管芯、無源電路、偏置電路分別設(shè)計(jì)在不同的襯底上，它可以實(shí)現(xiàn)不同工藝的優(yōu)勢(shì)互補(bǔ)。但也正是這個(gè)因素，給內(nèi)匹配功放的設(shè)計(jì)帶來很多不確定性。因此，高性能內(nèi)匹配功率放大器是近年來研究的重點(diǎn)[2-3]。根據(jù)電氣與電子工程師協(xié)會(huì)（Institute of Electrical and Electronics Engineers,IEEE）對(duì)電磁波頻譜的劃分，C 波段指的是頻率在4～8 GHz 范圍的電磁波，該頻段包含了衛(wèi)星下行頻段、5G 移動(dòng)通信頻段、雷達(dá)頻段等，用途較為廣泛，具有廣闊的市場(chǎng)前景。本文基于氮化鎵高電子遷移率晶體管（High Electron Mobility Transistor,HEMT）技術(shù)，設(shè)計(jì)了一款高效率C 波段50 W 內(nèi)匹配功率放大器，其在飽和輸出功率48 dBm 下可以實(shí)現(xiàn)55% 的功率附加效率（Power Added Efficiency,PAE），同時(shí)可裝配在8 mm×8 mm 載片上，實(shí)現(xiàn)了小型化，可廣泛應(yīng)用于衛(wèi)星、雷達(dá)、移動(dòng)通信等領(lǐng)域中[4-6]。

1 電路設(shè)計(jì)與仿真

1.1 指標(biāo)要求

(1) 工作頻率：5～5.8 GHz；

(2) 飽和輸出功率：>47 dBm；

(3) 功率附加效率：55%（平均）；

(4) 功率增益：>24 dB；

(5) 功率平坦度：<±0.5 dB；

(6) 工藝制程：0.25 μm GaN HEMT。

1.2 功率預(yù)算

對(duì)于高效率設(shè)計(jì)，合理的功率預(yù)算是重要一環(huán)。為了實(shí)現(xiàn)47 dBm 的功率輸出，在設(shè)計(jì)時(shí)，末級(jí)管芯需輸出48.5 dBm 的功率，以確保留有足夠的余量。末級(jí)增益的確定要兼顧效率和穩(wěn)定性。較高的增益有利于功率的提升，但也會(huì)降低電路的穩(wěn)定性，嚴(yán)重的情況下導(dǎo)致電路自激無法使用。通常在進(jìn)行功率預(yù)算時(shí)先對(duì)末級(jí)增益進(jìn)行經(jīng)驗(yàn)預(yù)估，然后進(jìn)行輸入輸出匹配電路的原理圖設(shè)計(jì)。在進(jìn)行原理圖設(shè)計(jì)時(shí)通過K因子判斷穩(wěn)定性。當(dāng)放大器的S 參數(shù)滿足式(1)條件時(shí)，放大器處于絕對(duì)穩(wěn)定狀態(tài)。否則，電路存在穩(wěn)定性風(fēng)險(xiǎn)，需要調(diào)整穩(wěn)定性網(wǎng)絡(luò)，使系統(tǒng)達(dá)到絕對(duì)穩(wěn)定狀態(tài)。本文在經(jīng)過一些經(jīng)驗(yàn)預(yù)估和仿真之后，最終確定末級(jí)功率增益為10 dB。

在本設(shè)計(jì)中，采用已設(shè)計(jì)好的MMIC 作為前級(jí)電路的方案。這種復(fù)用已成熟設(shè)計(jì)的方法可大大減小設(shè)計(jì)風(fēng)險(xiǎn)，同時(shí)縮短開發(fā)周期。由于末級(jí)功率增益確定為10 dB，前級(jí)MMIC 需至少輸出38.5 dBm。為了留有一定余量，最終選擇飽和輸出功率為40 dBm 的MMIC電路。

1.3 管芯選擇

氮化鎵管芯的選擇要兼顧效率和功率。若管芯的柵寬過小，則無法提供足夠的功率；若柵寬過寬，則會(huì)增大晶體管的輸出電容，降低效率[7]。本文所使用的GaN管芯在28 V 漏極電壓下C 波段功率密度大約為4 W/mm。為了輸出50 W 功率，同時(shí)留有一定余量，最終決定使用16.3mm 總柵寬的管芯進(jìn)行末級(jí)的設(shè)計(jì)。

對(duì)于高性能放大器的設(shè)計(jì)來說，獲得準(zhǔn)確的晶體管模型參數(shù)至關(guān)重要。其中，如圖1 所示的晶體管的13 參數(shù)小信號(hào)模型被廣泛使用。本文采用零偏冷管法和正偏冷管法[8]進(jìn)行模型參數(shù)提取。其中，在進(jìn)行末級(jí)設(shè)計(jì)時(shí)，通常最關(guān)注的是模型中歸一化的Cd（s源漏電容）和Ld（漏極電感）。本文中提取結(jié)果為Cds=0.405 pF/mm，Ld=22.6 pH·mm。

圖1 HEMT 的13 參數(shù)小信號(hào)模型

1.4 匹配網(wǎng)絡(luò)設(shè)計(jì)

當(dāng)放大器輸出端處在最佳匹配狀態(tài)時(shí)，管芯端面的輸出阻抗可等效為一個(gè)電阻Rp和電抗Xp并聯(lián)形式，輸出匹配電路將這一阻抗匹配到放大器的負(fù)載阻抗（通常為50 Ω），如圖2 所示。

圖2 管芯電流源端面輸出阻抗效為電阻Rp 和電抗Xp 并聯(lián)

輸出匹配電路是功放中最重要的部分，其特性直接影響功率放大器的性能。在進(jìn)行輸出匹配電路設(shè)計(jì)時(shí)，首先確定匹配網(wǎng)絡(luò)的結(jié)構(gòu)，然后調(diào)整諧波處理網(wǎng)絡(luò)，確定諧波阻抗位置，最后調(diào)整基波匹配網(wǎng)絡(luò)，選擇合適的基波Rp值，使功放的各項(xiàng)性能滿足要求。本文中功放選擇J 類的匹配結(jié)構(gòu)，其原理圖見圖3，圖中R為穩(wěn)定性電阻，防止功放出現(xiàn)自激。歸一化的基波Rp的取值為120 Ω·mm，使用T 型匹配網(wǎng)絡(luò)將基波阻抗匹配到50 Ω。對(duì)于高次諧波，其相對(duì)于Cds近似為短路狀態(tài)，沒有進(jìn)行額外處理。

圖3 功放末級(jí)原理圖

理想無耗情況下輸出功率和漏極效率仿真結(jié)果如圖4 所示，從仿真結(jié)果來看，若輸出匹配網(wǎng)絡(luò)理想無耗，使用此結(jié)構(gòu)的功放可在輸出48.3 dBm 的功率下實(shí)現(xiàn)77%的漏極效率（Drain Efficiency,DE）。

圖4 理想無耗情況下輸出功率和漏極效率仿真結(jié)果

1.5 版圖設(shè)計(jì)

在完成原理圖設(shè)計(jì)與仿真之后，需要進(jìn)行版圖設(shè)計(jì)，將原理圖中的電容電感替換成版圖中的圖形。對(duì)于輸出匹配電路，主要采用氧化鋁陶瓷電路進(jìn)行設(shè)計(jì)。由于制造工藝的限制，本文所使用的氧化鋁陶瓷電路僅能制造微帶線和電阻，無法制造電容，因此，電容需要采用其他襯底的陶瓷電路進(jìn)行設(shè)計(jì)，與氧化鋁陶瓷電路之間通過鍵合金線連接。對(duì)于輸入匹配電路，采用砷化鎵集成無源器件（Integrated Passive Device,IPD），相比于陶瓷電路工藝，IPD 可以將各種無源器件集成在同一塊芯片上，精度較高，一致性較好。但其損耗較大，通常用于設(shè)計(jì)輸入匹配和級(jí)間匹配電路。輸出匹配電路仿真原理圖如圖5 所示。

圖5 輸出匹配電路仿真原理圖

使用Keysight 公司的ADS 軟件對(duì)輸出匹配電路進(jìn)行S 參數(shù)仿真。仿真時(shí)首先對(duì)晶體管中Cds和Ld進(jìn)行等效替換，添加到匹配網(wǎng)絡(luò)中，然后將端口1 特性阻抗設(shè)置為Rp，端口2 特性阻抗設(shè)置為50 Ω，仿真得到的S 參數(shù)結(jié)果見圖6。

圖6 輸出匹配電路S(1,1)，基波與二次、三次諧波的阻抗區(qū)域

可以看到，基波阻抗位于靠近史密斯圓圖中心的感性區(qū)域，二次和三次諧波位于靠近短路點(diǎn)的容性區(qū)域，放大器處于J 類狀態(tài)。由于高次諧波沒有深入圓內(nèi)阻性區(qū)域，其電壓和電流是正交的，可視為諧波幾乎沒有功率進(jìn)入匹配網(wǎng)絡(luò)，只有基波通過匹配網(wǎng)絡(luò)進(jìn)入負(fù)載。

1.6 偏置電路設(shè)計(jì)

在射頻功放中，偏置電路負(fù)責(zé)給晶體管的柵極（或基極）與漏極（或集電極）提供直流偏置，通常采用片外的λ/4 高阻抗微帶線加扇形線或貼片電容進(jìn)行設(shè)計(jì)。這種方法在射頻放大器設(shè)計(jì)中被廣泛采用，但在本設(shè)計(jì)中，其巨大的面積占用無法滿足小型化的要求。此外，負(fù)責(zé)偏置的微帶線為整個(gè)功放提供供電電流，其直流電流較大，在本文中供電電流最高可達(dá)5 A，過長(zhǎng)的微帶線帶來的直流電阻會(huì)顯著降低功放效率。本文中輸出匹配電路借助其中的金線電感進(jìn)行漏極直流偏置，此電感連接到50 pF 的陶瓷電容進(jìn)行一次退耦，再通過載片上的1 000 pF 電容進(jìn)一步短路掉射頻分量，阻止其耦合到前級(jí)電路。對(duì)于輸入匹配電路，由于柵極幾乎不產(chǎn)生電流，采用高阻供電的方式進(jìn)行偏置。采用這種偏置方法既有效地節(jié)省了面積，又降低匹配電路的損耗。

1.7 整體性能仿真

此功率放大器前級(jí)采用MMIC，該電路已有測(cè)試數(shù)據(jù)，因此只需要對(duì)末級(jí)功放進(jìn)行仿真，就可以推算出整個(gè)功放的性能。使用ADS 軟件對(duì)末級(jí)功放進(jìn)行諧波平衡（Harmonic Balance,HB）仿真，仿真時(shí)輸入功率38 dBm，得到功率效率曲線如如圖7 所示。可以看到，功放在38 dBm 輸入時(shí)平均輸出功率為48.4 dBm，平均漏極效率為70%。前級(jí)MMIC 功放在輸出38 dBm 時(shí)測(cè)得漏極電流為0.5 A，將其補(bǔ)償?shù)焦Ψ趴傠娏骱?，功放的整體漏極效率為62%。

圖7 輸出功率和漏極效率版圖仿真結(jié)果

2 芯片測(cè)試

采用芯片貼裝、共晶焊接、金線鍵合等微組裝工藝對(duì)芯片進(jìn)行裝配，如圖8 所示，裝配完成后對(duì)芯片進(jìn)行調(diào)試與測(cè)試。通過反復(fù)調(diào)整金絲高度、芯片上預(yù)留的開路塊，以及在陶瓷電路上微帶彎曲的位置打金線等方式對(duì)芯片進(jìn)行調(diào)試，使其性能達(dá)到最優(yōu)。

圖8 芯片照片

芯片測(cè)試是在漏極電壓28 V，柵極電壓-2.9 V 條件下進(jìn)行的，采用頻率1 kHz，占空比10%的脈沖工作模式。由于本設(shè)計(jì)采用的是耗盡型的HEMT，在零柵壓下晶體管溝道是導(dǎo)通的，因此柵極和漏極的上電順序要嚴(yán)格遵循先柵后漏的原則，防止器件在零柵壓下產(chǎn)生大電流被燒毀。測(cè)試時(shí)對(duì)輸入功率由小到大進(jìn)行掃描，得到功放在飽和狀態(tài)下的功率曲線和效率曲線。

2.1 末級(jí)性能測(cè)試

末級(jí)性能的測(cè)試項(xiàng)主要包括末級(jí)的飽和功率和在飽和功率輸出時(shí)的漏極效率。測(cè)試時(shí)需測(cè)量輸出功率和末級(jí)管芯的漏極電流，同時(shí)計(jì)算放大器末級(jí)的漏極效率。相較于整體性能測(cè)試，由于排除了前級(jí)電路的影響，末級(jí)的性能測(cè)試能夠更準(zhǔn)確地分析判斷放大器的工作狀態(tài)。因此，此放大器調(diào)試的前期大多采用末級(jí)測(cè)試的方法。調(diào)試的結(jié)果如圖9 所示。可以看到，在頻帶內(nèi)，其平均輸出功率為47.8 dBm，平均漏極效率為66%，最高點(diǎn)達(dá)到67%。測(cè)試結(jié)果頻帶內(nèi)曲線趨勢(shì)與仿真結(jié)果基本一致。

圖9 功放末級(jí)輸出功率和漏極效率實(shí)測(cè)結(jié)果

2.2 整體性能測(cè)試

整體性能測(cè)試方法與單末級(jí)性能測(cè)試相似，區(qū)別在于，考慮到前級(jí)電路對(duì)放大器性能的影響，整體性能測(cè)試時(shí)漏極電流需測(cè)量放大器總漏極供電電流。相較于末級(jí)性能測(cè)試，由于考慮到前級(jí)電路的影響，整體性能測(cè)試的結(jié)果為功放的真實(shí)性能。因此在調(diào)試的后期，會(huì)采用整體性能測(cè)試得出放大器的整體性能。測(cè)試結(jié)果表明，此放大器在輸入功率23 dBm 可以輸出48 dBm 功率，功率增益25 dB，同時(shí)還可以達(dá)到55%的功率附加效率和優(yōu)于0.4 dB 的功率平坦度。此測(cè)試結(jié)果與仿真結(jié)果基本相符，由于輻射、互耦、失配等非理想因素影響，測(cè)試結(jié)果與仿真結(jié)果有一些偏差，主要體現(xiàn)在功率和效率的退化。在設(shè)計(jì)時(shí)已為考慮到這一點(diǎn)并留有一些余量，此偏差在可接受范圍內(nèi)，滿足指標(biāo)要求。

表1 列出了同類成果的性能指標(biāo)，從功率、效率、增益等綜合性能來看，本文設(shè)計(jì)的功率放大器具有一定的先進(jìn)性。

表1 同類研究成果性能比較

3 結(jié)論

本文設(shè)計(jì)并實(shí)現(xiàn)了一款C 波段50 W 內(nèi)匹配功率放大器。采用J 類的匹配網(wǎng)絡(luò)結(jié)構(gòu)，實(shí)現(xiàn)了高效率。同時(shí)采用緊湊的版圖布局，使電路在保證高性能的同時(shí)實(shí)現(xiàn)了小型化。由于受測(cè)試條件所限，本文中功放調(diào)試時(shí)金線只能采用手動(dòng)打線的方式，其實(shí)測(cè)效率比仿真低4%。若使用自動(dòng)化設(shè)備進(jìn)行裝配和打線，其一致性和精度會(huì)大大提高，性能有望進(jìn)一步提升。