融合波形調制功能的DDS 信號發(fā)生器設計

吳旭，楊虹

（南昌航空大學，江西南昌，330063）

0 引言

信號發(fā)生器是用于各種電子電路實驗不可或缺的實驗裝置之一，它可以作為獨立的信號源使用，也可以作為網絡分析儀、頻譜分析儀和自動測試設備的組成單元[1]。由數字電路組成的同功能儀器雖然可調節(jié)性能良好、信號穩(wěn)定性好、精度較好，但是電路復雜且價格高昂[2]。當前電子產品發(fā)展迅速，目前市場上存在著以單片機為主控芯片的信號發(fā)生器，這些信號發(fā)生器相較前者有了部分簡化，但穩(wěn)定性不是很好，功耗相較高，價格也不是最低[3]。微型化的信號發(fā)生器有利于將其嵌入進各種儀器設備當中去，這也是儀器發(fā)展的一種趨勢[4]。因此以DDS 技術為核心開發(fā)出一款新的微型信號發(fā)生器（實現頻率、幅值波形等可調節(jié)），在社會上具有實際的經濟價值以及實用價值。

本次設計以FPGA 芯片Cyclone IV 系列EP4CE6E22C8為載體，采用Verilog HDL 語言進行程序設計和編寫。具體研究內容如下：詳細闡述了DDS 信號發(fā)生器產生特定頻率、相位信號的工作原理；實現DDS 波形發(fā)生器的邏輯模塊設計并增加各種波形調制模塊；實現DDS 信號發(fā)生器的各模塊功能在testbench 上仿真驗證及邏輯分析儀Signaltap II中的驗證。

1 DDS 工作原理

相比于采用電路模塊搭建而成的傳統(tǒng)信號發(fā)生器，基于FPGA 的DDS 信號發(fā)生器具有多方面的優(yōu)勢。例如FPGA芯片自帶50MHz（可以通過PLL 鎖相環(huán)進行倍頻達到更高精度）高速晶振時鐘，使其精度遠超傳統(tǒng)單片機[5]；一塊價格低廉的普通FPGA 芯片性能足以滿足DDS 技術需求，因而硬件成本也會顯著下降；DDS 技術需要在只讀存儲器中寫入一些波形數據，采用FPGA 開發(fā)可以利用Quartus 軟件開發(fā)工具中的一些內置IP 核，直接調用ROM 工具，這樣不僅節(jié)省了外部存儲器，而且開發(fā)和修改起來也十分靈活、方便。DDS 的基本結構圖如圖1 所示，主要由相位累加器、相位調制器、波形數據存儲ROM、數模轉換電路組成[6]。

圖1 DDS 基本工作原理

通過以上分析，我們已經能夠得到一組滿足頻率和相位要求的數字信號點，接下來讓這些數字信號點讀取ROM 存儲器中的Mif 文件數據。Mif 文件中存放想要輸出波形的數據信息，例如本文中的三個Mif 文件分別存放了正弦波數據、三角波數據、方波數據。數字信號點讀取這些數據便能得到對應波形的數字信號，再通過數模轉換器后，就能得到相應波形的直觀模擬信號。

2 信號發(fā)生器模塊設計

本文所設計的DDS 信號發(fā)生器主要由一塊FPGA 芯片EP4CE6E22C8、一塊數模轉換芯片、JTAG 下載接口、供電電路以及濾波電路組成。首先對整體結構進行設計，即構造DDS 頂層模塊。鑒于本文所設計的信號發(fā)生器外形小巧，可嵌入各種信號處理相關儀器中使用，因此在完成頂層模塊設計之后，本文創(chuàng)新地設計了三種常用波形調制模塊，即ASK 波形調制模塊、FSK 波形調制模塊和PSK 波形調制模塊。由于FPGA 強大的現場可編輯能力，后期可以不斷更深入地修改波形調制模塊，以便充分發(fā)掘其信號處理潛力。DDS 功能框架設計如圖2 所示。

圖2 DDS 功能框架設計

■2.1 DDS 頂層模塊設計

DDS 頂層模塊中，主要使用到的信號有輸入時鐘信號clk，產生50MHz 時鐘信號，用于對整系統(tǒng)進行時鐘標定，是整個系統(tǒng)的基石；輸入復位信號rst_n，用于系統(tǒng)復位操作；輸入頻率控制字fre_ctrl[9:0]信號，可以設置為1～1023 任意數值，共用于精準控制產生所需頻率的信號；輸入波形選擇信號signal_sel[1:0]，可以從正弦波、方波、三角波中選擇一種波形輸出；輸出sin_data[11:0]數據信號，輸出數字信號，用于連接12 位D/A 轉換芯片。

■2.2 波形調制模塊設計

ASK 即幅移鍵控，二進制幅移鍵控也經常寫成2ASK。幅移鍵控利用載波的振幅變化來傳輸數字信息，而頻率和初始相位保持不變。載波信號通常是正弦信號，而調制信號是數字序列轉換成一個單極的基帶矩形脈沖序列[8]。由于二進制幅移鍵控的調制信號只有兩個電平0 或1，它和載波信號相乘的結果相當于將載波頻率關閉或打開。ASK 調制原理的波形說明圖如圖3 所示。

圖3 ASK 調制說明圖

FSK 即頻移鍵控，二進制頻移鍵控也經常寫成2FSK。利用載波的頻率來傳輸數字信息副本，也可以說利用所傳輸的數字信息來控制載波的頻率。當二進制頻移鍵控的調制信號符號為0 時，對應的載波頻率為f1；當二進制頻移鍵控的調制信號符號為1 時，對應的載波頻率為f2（f2≠f1），且f1 與f2 之間的變化是瞬時的[9]。FSK 調制原理的波形說明圖如圖4 所示。

圖4 FSK 調制說明圖

PSK 即相移鍵控，其中輸入信號信息由載波相位表示。相移鍵控可以分為絕對相移和相對相移，基于未調制載波相位的相位調制稱為絕對移相。以二進制相位調制為例，當調制信號符號為1 時，調制載波與未調制載波同相；當調制信號符號為0 時，調制載波與未調制載波相位相反。換句話說，當調制信號符號分別為1 和0 時，調制載波相位差為180°[10]。PSK 調制原理的波形說明圖如圖5 所示。

圖5 PSK 調制說明圖

3 波形仿真結果

在整個模塊設計完成之后，需要對設計的各個功能進行驗證。在本章節(jié)實驗中先對各個子功能模塊進行仿真驗證，最后在邏輯分析儀上對整個設計進行驗證。ASK 仿真波形如圖6 所示，由波形觀察可知當調制信號s_data 為1 時就輸出原來的正弦波形，當調制信號s_data 為0 時就輸出信號0，即完美實現了ASK 的調制。

圖6 ASK 調制仿真測試

FSK 仿真波形如圖7 所示，由波形觀察可知當調制信號s_data 為1 時就輸出原來的正弦波形，當調制信號s_data 為0 時就輸出另一種頻率的正弦波形，與章節(jié)3 中描述一致，即完美實現了FSK 的調制。

圖7 FSK 調制仿真測試兩種頻率

PSK 仿真波形如圖8 所示，由波形觀察可知當調制信號s_data 為0 時就輸出原來的正弦波形，當調制信號s_data 為1 時就輸出相位差180°的正弦波形，即完美實現了PSK 的調制。

圖8 PSK 調制仿真測試（兩種頻率）

最后，使用Quartus Ⅱ軟件上的邏輯分析儀Signaltap Ⅱ工具對波形進行抓取觀測。SignalTap II 能夠捕捉實時信號并顯示，抓取的信號顯示基本上可以實現90%的實際測試還原，因此具有非常高的可靠性。圖9 為Signaltap Ⅱ抓取的三種調制方式波形，其顯示和仿真結果保持一致。

圖9 SignalTap II 抓取三種調制方式的波形

4 總結

本文使用了Cyclone IV 系列EP4CE6E22C8 芯片，通過Verilog HDL語言編程，實現了DDS信號發(fā)生器波形輸出，以及三種通信調制中的ASK、FSK 和PSK 信號輸出。結果表明，本文設計的信號發(fā)生器不僅可以產生所需頻率、相位的波形，還可以實現各種波形調制，因而能夠進一步開發(fā)并嵌入到各種信號處理儀器中，具有較高的實用價值。