計(jì)及熱電耦合效應(yīng)的SiC MOSFET閾值電壓精確監(jiān)測(cè)方法

DOI：10.19912/j.0254-0096.tynxb.2021-1124 文章編號(hào)：0254-0096（2023）02-0445-08

摘 要：在研究SiC MOSFET的閾值電壓、體二極管電壓、漏-源極通態(tài)電阻溫度依賴性的基礎(chǔ)上，分析偏壓溫度不穩(wěn)定性（BTI）引起的[VTH]的漂移規(guī)律，并探究其對(duì)溫敏電參數(shù)（TSEPs）的影響規(guī)律。另外，在充分考慮溫度和BTI對(duì)[VTH]共同作用的影響下，提出在小電流注入時(shí)使用體效應(yīng)下的體二極管電壓監(jiān)測(cè)SiC MOSFET閾值電壓的方法。該方法可在不同的結(jié)溫（[Tj]）下監(jiān)測(cè)閾值電壓，為校正其他TSEPs測(cè)量結(jié)溫的準(zhǔn)確性提供幫助。理論和實(shí)驗(yàn)結(jié)果證明了該方法的可行性。

關(guān)鍵詞：碳化硅；功率MOSFET；狀態(tài)監(jiān)測(cè)；溫敏電參數(shù)；偏壓溫度不穩(wěn)定性

中圖分類號(hào)：TM46 " " " " " " 文獻(xiàn)標(biāo)志碼：A

0 引 言

近年來，碳化硅（silicon carbide，SiC）作為寬禁帶半導(dǎo)體材料，具有比硅（Si）更高的擊穿電場(chǎng)和熱導(dǎo)率，使用由其構(gòu)成的SiC MOSFET所組成的逆變器被廣泛應(yīng)用在光伏發(fā)電和新能源發(fā)電領(lǐng)域中［1-2］。然而當(dāng)某個(gè)SiC MOSFET發(fā)生故障后，整個(gè)系統(tǒng)會(huì)遭受較大的沖擊，可能會(huì)引起系統(tǒng)的崩潰。因此，為了提高逆變器的可靠性，對(duì)SiC MOSFET進(jìn)行狀態(tài)監(jiān)測(cè)（condition monitoring，CM）具有積極意義。

基于溫敏電參數(shù)（temperature-sensitive electrical parameters，TSEPs）的結(jié)溫測(cè)量方法能夠在功率循環(huán)期間通過使用指定的溫敏電參數(shù)實(shí)時(shí)監(jiān)測(cè)功率器件的結(jié)溫（[Tj]），及時(shí)反映處于工作狀態(tài)的功率器件的芯片結(jié)溫［3］。目前，TSEPs廣泛應(yīng)用于Si器件的結(jié)溫估計(jì)，在SiC器件中的使用還存在諸多挑戰(zhàn)［4］。與Si相比，SiC具有更寬的禁帶，且其TSEPs的靈敏度較低，故基于TSEPs估計(jì)[Tj]更加困難［5］。另外，制約SiC MOSFET的主要挑戰(zhàn)之一是其柵氧化層的可靠性［6］。盡管隨著科技的進(jìn)步，采用最新技術(shù)制造的SiC MOSFET的柵氧化層可靠性已經(jīng)有了很大提升，但與Si MOSFET相比，SiC MOSFET中由偏壓溫度不穩(wěn)定性（bias temperature instability，BTI）引起的閾值電壓（[VTH]）漂移現(xiàn)象尤為顯著，仍還需進(jìn)一步提升［7-8］。BTI可簡(jiǎn)單認(rèn)為是由于柵極電壓應(yīng)力作用于柵氧化層而導(dǎo)致的[VTH]漂移過程［8］。在MOS柵極施加正偏壓將導(dǎo)致鄰近柵極電介質(zhì)半導(dǎo)體中電子的積累，從而負(fù)電荷被捕獲，[VTH]正向漂移，這被稱為正偏壓溫度不穩(wěn)定性（positive bias temperature instability， PBTI）；與之類似，在MOS柵極施加負(fù)偏壓會(huì)導(dǎo)致空穴的累積，從而氧化物中大量正電荷被捕獲，[VTH]負(fù)向漂移，這被稱為負(fù)偏壓溫度不穩(wěn)定性（negative bias temperature instability， NBTI）。

在SiC MOSFET中，由于在半導(dǎo)體氧化過程中碳原子的存在，氧化物、界面和近界面陷阱的增加使BTI在SiC MOSFET中尤為突出［9］。文獻(xiàn)［10］提到當(dāng)SiC MOSFET的柵極偏壓被撤出后，BTI引起的[VTH]漂移會(huì)迅速恢復(fù)，在應(yīng)力撤出后100 μs和1 s的測(cè)量結(jié)果相差4倍以上，并且如果柵極被施以相反應(yīng)力的偏壓，這種恢復(fù)會(huì)加速。文獻(xiàn)［11］使用加速柵極偏壓應(yīng)力測(cè)試方法對(duì)不同功率器件進(jìn)行了全面的比較，結(jié)果表明，Si MOSFET比SiC MOSFET損壞柵氧化層所需的電壓高得多。[VTH]漂移會(huì)增加結(jié)溫測(cè)量的復(fù)雜性，具體表現(xiàn)為影響體二極管電壓[VSD]、漏-源極通態(tài)電阻[RDS-ON]、米勒平臺(tái)時(shí)間[tGP]、米勒平臺(tái)電壓[VGP]和漏極電流變化率[dID/dt]等TSEPs的正常使用［12-14］。因此，亟需對(duì)受BTI引起的VTH漂移所影響的TSEPs進(jìn)行評(píng)估，并提出簡(jiǎn)單的、可監(jiān)測(cè)SiC MOSFET閾值電壓的方法。

基于上述分析，本文首先分析SiC MOSFET中常用電參數(shù)的溫度依賴性，其次評(píng)估BTI對(duì)這些溫敏電參數(shù)的影響規(guī)律，最后提出在小電流注入時(shí)（[ISD=50 mA]）使用體效應(yīng)下的體二極管電壓監(jiān)測(cè)SiC MOSFET閾值電壓的方法。該方法利用了體二極管電壓良好的溫度特性和其與NBTI和PBTI均有良好線性關(guān)系的特點(diǎn)，可實(shí)現(xiàn)在不同結(jié)溫下利用體二極管電壓監(jiān)測(cè)閾值電壓，為提高逆變器的可靠性提供了支持。

1 SiC MOSFET的溫敏電參數(shù)

本文實(shí)驗(yàn)使用羅姆（ROHM）公司生產(chǎn)的1.2 kV平面柵SiC MOSFET（S4102）作為待測(cè)器件。

1.1 閾值電壓

在MOS器件中，[VTH]是常用的TSEP，它被定義為使溝道反型所需的柵極電壓。[VTH]的表達(dá)式［15］為：

式中：[εSiC]——SiC的介電常數(shù)，F(xiàn)/m；[k]——玻爾茲曼常數(shù)，1.38×10-23 J/K；[T]——溫度；[NA]——摻雜密度，%（原子百分比）；[ni]——本征載流子濃度，cm-3；[Cox]——柵氧化層電容，F(xiàn)；[q]——基本電荷，C；[Qox]——氧化物中的有效電荷，C。

由于閾值電壓的溫度特性主要由本征載流子濃度的正溫度系數(shù)（positive temperature coefficient，PTC）所主導(dǎo)，因此[VTH]具有負(fù)溫度依賴性［16］。圖1為使用吉時(shí)利（Keithley）大功率半導(dǎo)體器件測(cè)試系統(tǒng)（PCT-2）在不同的結(jié)溫下獲取的SiC MOSFET的轉(zhuǎn)移特性曲線。圖2為使用線性外推法［17］所獲得的[VTH]與[Tj]的關(guān)系，可看出[VTH]隨[Tj]的升高而減小，并具有良好的線性度。然而，氧化物和界面中的陷阱電荷是[Qox]中的一部分，由式（1）可知，陷阱捕獲正電荷將導(dǎo)致[VTH]減小，相反陷阱捕獲負(fù)電荷將導(dǎo)致[VTH]增大。故BTI會(huì)引起[VTH]漂移，這使得結(jié)溫的監(jiān)測(cè)存在一定的挑戰(zhàn)。

1.2 體二極管電壓

在Si或SiC器件中，pn結(jié)電壓是良好的TSEP，如MOSFET的體二極管電壓[VSD]。PiN二極管在導(dǎo)通狀態(tài)下的正向電壓[VF]由結(jié)電壓（[Vj（p+n）]和[Vj（nn+）]）與漂移區(qū)電壓[VDrift]之和組成，如下所示［18］：

[VF]的溫度依賴性由式（2）右側(cè)各電壓的溫度系數(shù)決定。漂移區(qū)電壓[VDrift]由于聲子散射增加導(dǎo)致載流子遷移率降低而具有PTC，而結(jié)電壓[Vjp+n]和[Vjnn+]由于禁帶變窄導(dǎo)致載流子濃度增加而具有負(fù)溫度系數(shù)（negative temperature coefficient，NTC）。此外，結(jié)電壓與電流無關(guān)，而漂移區(qū)電壓隨電流的增大而增大［18］。因此，體二極管電壓主要在小電流注入時(shí)被使用，在這種情況下，[VF]主要由結(jié)電壓決定，可表示為：

式中：[pL]——空穴濃度，/cm-3；[nR]——電子密度，cm3。

根據(jù)式（3）可知，由于[ni]隨結(jié)溫的升高而增大，因此在小電流注入時(shí)[VF]隨結(jié)溫的升高而減小。SiC MOSFET的體二極管的特點(diǎn)之一是需要負(fù)柵極電壓[VGS]來完全關(guān)閉溝道，從而產(chǎn)生依賴于[VGS]的第三象限特性。圖3為在不同源-漏極電流（[ISD]）下獲得的SiC MOSFET [ISD]與[VGS]的關(guān)系。從圖3可清楚地觀察到，一方面，當(dāng)[ISD]不變時(shí)，[ISD]隨負(fù)[VGS]的增大先增大后保持不變。當(dāng)[VGS=0]時(shí)，在反向電流傳導(dǎo)期間，由于存在體效應(yīng)，一部分電流會(huì)在溝道中傳導(dǎo)，因此獲得的[VSD]低于真實(shí)值。隨著負(fù)[VGS]的逐漸增大，更多的電流流過體二極管，于是[VSD]增大；另一方面，當(dāng)[ISD]增大時(shí)，pin二極管的電流密度和溝道電流密度均增大，使[VSD-VGS]曲線整體向右上方移動(dòng)，進(jìn)而電流增大導(dǎo)致體效應(yīng)增強(qiáng)，關(guān)閉溝道所需的負(fù)[VGS]增大。當(dāng)[VGS=-4 V][（ISD=50 mA）]和[VGS=-5.4 V][（ISD=0.5 A）]時(shí)，溝道完全關(guān)閉，此時(shí)電流僅流經(jīng)體二極管。在這種情況下，測(cè)量的[VSD=VF]，對(duì)應(yīng)[VGS]下的[VSD]分別約為1.4 V和2.3 V。值得注意的是，與Si相比，SiC具有更寬的禁帶，故體效應(yīng)在SiC MOSFET中比在Si MOSFET中更明顯。

圖4為SiC MOSFET [VSD]與[VGS]的關(guān)系。在[VGS=0 V]（體效應(yīng)明顯）和[VGS=-4 V]（無體效應(yīng)）下獲取[VSD]。[VSD]隨結(jié)溫的升高而減小，具有NTC且在不同的VGS下校準(zhǔn)的溫度靈敏度分別為-2.15 mV/℃[（VGS=-4 V）]和-1.77 mV/℃[（VGS=0 V）]。選用[ISD=50 mA]作為測(cè)量電流，在該電流下，SiC MOSFET由于自熱引起的結(jié)溫變化小于0.1 ℃，可忽略不計(jì)。當(dāng)[VGS=0]時(shí)，溝道傳導(dǎo)會(huì)受到由BTI引起的[VTH]漂移的影響，這是由于溝道電阻受[VTH]的嚴(yán)重影響，因此評(píng)估BTI對(duì)[VSD]的影響非常重要。

1.3 漏-源極通態(tài)電阻

SiC MOSFET中漏-源極通態(tài)電阻[RDS-ON]是器件導(dǎo)通時(shí)漏極和源極之間的電阻。在平面柵SiC MOSFET中，它主要由溝道電阻[RCH]、JFET區(qū)電阻[RJFET]、漂移區(qū)電阻[RD]和鍵合線電阻[RBW]構(gòu)成，其可表示為［19］：

在溝槽柵SiC MOSFET中，由于不存在JFET區(qū)電阻，故式（4）中的第二項(xiàng)可消除。在SiC MOSFET中，由于高臨界電場(chǎng)的作用，需要更薄的漂移區(qū)來阻斷高電壓，[RCH]可描述［18］為：

式中：[LCH]——溝道長(zhǎng)度，cm；[WCH]——溝道寬度，cm；[μni]——反型層電子遷移率，m2/（V·s）；[VGS]——柵極電壓，V。

一方面，在[VGS]一定時(shí)，由于SiC MOSFET具有NTC，所以[RCH]隨結(jié)溫的升高而減小，這意味著它具有NTC。由于聲子散射的增加，[RD]和[RJFET]隨結(jié)溫的升高而增大，其呈現(xiàn)PTC ［20］。同時(shí)，[RBW]也具有PTC［19］。另一方面，[RDS-ON]的溫度系數(shù)也與[VGS]密切相關(guān)，當(dāng)[VGS]與VTH相近時(shí)，[RCH]的NTC占主導(dǎo)地位，隨著[VTH]的增大，[RCH]的NTC作用被削減，這時(shí)[RJFET]、[RD]和[RBW]的PTC占主導(dǎo)地位。因此，[RDS-ON]的溫度系數(shù)取決于式（4）中占主導(dǎo)地位的電阻。圖5為當(dāng)[VGS=18 V]時(shí)在不同結(jié)溫下獲得的[RDS-ON]。從圖5可得到，當(dāng)SiC MOSFET正常開通時(shí)，[RDS-ON]具有PTC。圖6為在不同結(jié)溫下獲得的[RDS-ON]與[VGS]的關(guān)系。圖6中出現(xiàn)了零溫度系數(shù)點(diǎn)（zero temperature coefficient，ZTC），這意味著該點(diǎn)不受結(jié)溫的影響，定義交點(diǎn)所對(duì)應(yīng)的[VGS]軸交點(diǎn)為[VGS-int]，且在ZTC點(diǎn)左側(cè)具有NTC，這是由[RCH]的NTC主導(dǎo)的結(jié)果，在ZTC點(diǎn)右側(cè)具有PTC，這是由于[RJFET]、[RD]和[RBW]的PTC所主導(dǎo)的結(jié)果。然而，由式（5）可知，[VTH]的變化對(duì)[RCH]將產(chǎn)生嚴(yán)重影響，因此，評(píng)估BTI對(duì)[RDS-ON]的影響變得不可忽略。

2 BTI特性和實(shí)驗(yàn)設(shè)置

2.1 SiC MOSFET的BTI特性

在評(píng)估BTI對(duì)TSEPs的影響之前，對(duì)柵極應(yīng)力撤出后的[VTH]測(cè)量做一些描述非常有必要。SiO2/SiC界面中較高的缺陷密度以及減小的禁帶偏移使得SiC MOSFET中的柵極電介質(zhì)界面和BTI更加復(fù)雜［10］。SiC MOSFET的BTI產(chǎn)生機(jī)理與Si MOSFET中的相同，且[VTH]漂移與受到的應(yīng)力電壓大小、應(yīng)力持續(xù)時(shí)間和溫度密切相關(guān)。

首先需要提到的是應(yīng)力撤出后[VTH]的恢復(fù)。一旦柵極偏置撤出，隨著陷阱的釋放，[VTH]會(huì)快速恢復(fù)［9］。其次，測(cè)量技術(shù)也對(duì)[VTH]的測(cè)量有影響。影響[VTH]測(cè)量的因素是[VGS]掃描方向、測(cè)量速度以及應(yīng)力的中斷和應(yīng)力的再次施加［21］。測(cè)量[VTH]的掃描方向揭示了SiC MOSFET的[VTH]滯后現(xiàn)象［10］。當(dāng)在[VGS]向上掃描（從積累到反型）時(shí)測(cè)量[VTH]，[VTH]低于在向下掃描（從反型到積累）時(shí)測(cè)量[VTH]。這是由界面中的電荷陷阱引起的，并且由于SiC MOSFET具有較高的缺陷密度，這是其特有的性質(zhì)。該[VTH]滯后現(xiàn)象是可恢復(fù)的，并且不影響電路運(yùn)行［10］。這種較大的可恢復(fù)偏移不會(huì)對(duì)器件的性能有任何實(shí)質(zhì)性的影響，但選擇適當(dāng)?shù)呢?fù)柵極電壓來關(guān)斷器件非常重要，因?yàn)樗鼤?huì)影響MOSFET的壽命。

2.2 實(shí)驗(yàn)設(shè)置

為了說明VTH漂移的概念和評(píng)估SiC MOSFET柵氧化層退化所引起的BTI對(duì)TSEPs的影響，本文使用同一批次不同編號(hào)的3個(gè)平面柵SiC MOSFET作為被測(cè)器件（DUT）。其中器件A和B被用于實(shí)施高溫柵極偏壓（high-temperature gate bias，HTGB）實(shí)驗(yàn)，器件C作為健康的器件被測(cè)試來提取健康的參數(shù)，實(shí)驗(yàn)測(cè)試方法如圖7所示。使用GWINSTEK直流電源對(duì)器件A和B的柵氧化層分別施加正柵極電應(yīng)力和負(fù)柵極電應(yīng)力，使用IKA電熱板提供熱應(yīng)力。實(shí)驗(yàn)所使用的應(yīng)力電壓、持續(xù)時(shí)間和溫度如表1所示，對(duì)于正HTGB和負(fù)HTGB而言，都對(duì)器件施加3個(gè)階段高于推薦柵極驅(qū)動(dòng)電壓的應(yīng)力，每個(gè)階段持續(xù)60 min，施加的溫度為150℃，這充分考慮了復(fù)雜工況下器件所承受的結(jié)溫且滿足封裝的限制。當(dāng)每次施加的應(yīng)力撤出后，需要給予6 h的時(shí)間讓器件恢復(fù)。最后使用PCT-2在不同結(jié)溫下獲取每次應(yīng)力后的轉(zhuǎn)移特性曲線。

3 BTI引起的閾值電壓漂移對(duì)TSEPs的影響

3.1 BTI對(duì)閾值電壓的影響

柵氧化層退化主要影響兩種類型的電荷：氧化物陷阱電荷（[Qot]）和界面陷阱電荷（[Qit]）。BTI引起的[VTH]漂移可表示為正氧化物陷阱電荷和負(fù)界面陷阱電荷的漂移之和。模擬柵氧化層退化機(jī)制對(duì)[VTH]漂移和溝道載流子遷移率降低的影響的經(jīng)驗(yàn)表達(dá)式分別為［22］：

式中：[VTH0]和[μ0]——閾值電壓和遷移率的初始值；Not和[Nit]——壓力引起的[Qot]和[Qit]的密度變化；[αot]和[αit]——描述[Qot]和[Qit]影響的系數(shù)。

從式中可得到，當(dāng)柵氧化層承受負(fù)柵極偏壓時(shí)，SiC/SiO2界面陷阱捕獲空穴，這時(shí)正氧化物陷阱電荷的增加引起[VTH]負(fù)向漂移，稱為NBTI，而當(dāng)柵氧化層承受正柵極偏壓時(shí)，SiC/SiO2界面陷阱捕獲電子，這時(shí)負(fù)界面陷阱電荷的增加引起[VTH]正向漂移，稱為PBTI。值得注意得是這兩種電荷的積累都會(huì)降低溝道載流子遷移率，但遷移率降低的主要原因是由于界面陷阱電荷的散射［12］。進(jìn)而將式（6）分別對(duì)[Not]和[Nit]求導(dǎo)可得：

經(jīng)過理論的推導(dǎo)可發(fā)現(xiàn)，[VTH]對(duì)[Not]的導(dǎo)數(shù)恒為正，而[VTH]對(duì)[Nit]的導(dǎo)數(shù)恒為負(fù)，這證明了之前分析的正確性。圖8為在同一結(jié)溫（[Tj=65 ℃]）和不同BTI類型下所獲得的轉(zhuǎn)移特性曲線。結(jié)果顯示[VTH]隨NBTI和PBTI應(yīng)力等級(jí)的提升，對(duì)應(yīng)負(fù)向漂移和正向漂移的程度越來越大，可說明BTI對(duì)[VTH]的作用非常明顯，是不可忽略的。圖9為在同一BTI應(yīng)力和不同結(jié)溫下獲得的轉(zhuǎn)移特性曲線，可觀察到在同一BTI應(yīng)力下，[VTH]隨結(jié)溫的升高而減小，且同一結(jié)溫下的[VTH]在PBTI作用下均比在NBTI作用下的大。考慮到結(jié)溫和BTI耦合的影響，可能會(huì)出現(xiàn)兩種相等的情況：1）高溫下測(cè)量的[VTH]與受NBTI作用下測(cè)量的[VTH]相等；2）低溫下測(cè)量的[VTH]與受PBTI作用下測(cè)量的[VTH]相等。因此，BTI對(duì)[VTH]具有很大影響，而這會(huì)導(dǎo)致大部分的TSEPs受到間接的影響。

3.2 BTI對(duì)體二極管電壓的影響

為了評(píng)估BTI對(duì)[VSD]的影響，在不同結(jié)溫和[ISD=50 mA]下使用泰克（Tektronix）高精度數(shù)字萬用表提取[VSD]。在不同BTI類型下的[VSD]與[Tj]的關(guān)系如圖10所示。當(dāng)[VGS=0 V]時(shí)，根據(jù)圖10和式（5）可知，由于PBTI引起的[VTH]正向漂移，[RCH]增大，從而流過體二極管的電流增大，[VSD]相應(yīng)增大。當(dāng)[VGS=-4 V]時(shí)，正向漂移的影響被最小化，此時(shí)使用[VSD]作為TSEP來估計(jì)結(jié)溫的精度不受影響。在NBTI應(yīng)力下，想要完全關(guān)閉溝道需要更高的負(fù)[VGS]，因?yàn)槠骷~定負(fù)[VGS]（一般為[-5 V]）不能消除NBTI的影響，此時(shí)使用[VSD]作為TSEP來估計(jì)結(jié)溫的精度將受到NBTI的影響。另外，NBTI對(duì)[VSD]的影響比PBTI下明顯。

3.3 BTI對(duì)漏-源極通態(tài)電阻的影響

如第2節(jié)所述，在SiC MOSFET中，[RCH]對(duì)[RDS-ON]有重要影響。因?yàn)閇RCH]受[VTH]的影響，所以表征BTI對(duì)SiC MOSFET輸出特性的影響很重要。圖11為使用PCT-2獲得的在不同BTI類型和不同[VGS]下的SiC MOSFET輸出特性曲線，可觀察到SiC MOSFET的輸出特性受BTI的影響。由圖11a可看到，由于受到NBTI的影響，輸出特性向左移動(dòng)，這說明[RDS-ON]減小。當(dāng)[VGS=18 V]時(shí)，[RDS-ON]由28 mΩ（健康）減小到25 mΩ（NBTI），下降率為10.4%；當(dāng)VGS=14 V時(shí)，[RDS-ON]由37.8 mΩ（健康）減小到31.9 mΩ（NBTI），下降率為15.6%。另外，由于在低[VGS]下[RCH]的作用更明顯，從而在[VGS=14 V]的[RDS-ON]比在[VGS=18 V]下的大。從圖11b可觀察到，由于受到PBTI的影響輸出特性向右移動(dòng)，這與受NBTI影響的結(jié)果相反，[RDS-ON]增大。當(dāng)[VGS=18 V]時(shí)，[RDS-ON]由28 mΩ（健康）增加到31.2 mΩ（PBTI），增長(zhǎng)率為11.4%；當(dāng)[VGS=14 V]時(shí)，[RDS-ON]由37.8 mΩ（健康）增加到49 mΩ（PBTI），增長(zhǎng)率為29.6%。與之相同的是，在低柵[VGS]下的[RDS-ON]比在高[VGS]下的大。

圖12為在不同結(jié)溫和不同BTI類型下獲得的[RDS-ON]和[VGS]的關(guān)系。從圖12可看出，ZTC點(diǎn)受NBTI和PBTI的影響分別向左和向右移動(dòng)，且與圖6相比，在NBTI下[VGS-int]減小20%，而在PBTI下[VGS-int]增大20%。圖13為在固定結(jié)溫和不同BTI類型下獲得的[RDS-ON]與[VGS]的關(guān)系。顯然，在NBTI和PBTI下的結(jié)果呈相反的趨勢(shì)。在NBTI下，由于[VTH]減小，導(dǎo)致[c]減小，從而[RDS-ON]減?。欢赑BTI下，由于[VTH]增大，導(dǎo)致[RCH]變大，從而[RDS-ON]增大。

上述分析足以說明[RDS-ON]受BTI的影響。[RDS-ON]經(jīng)常在功率循環(huán)測(cè)試中被用來監(jiān)測(cè)功率器件封裝相關(guān)的退化，如果未考慮清楚BTI對(duì)[RDS-ON]的影響，[RDS-ON]的變化會(huì)對(duì)評(píng)估結(jié)果產(chǎn)生相當(dāng)大的影響。

3.4 基于VSD監(jiān)測(cè)SiC MOSFET閾值電壓

通過在第2節(jié)分析電參數(shù)的溫度依賴性和在第3節(jié)分析BTI對(duì)TSEPs的影響可發(fā)現(xiàn)，[VSD]具有良好的溫度特性且受BTI的影響明顯。從圖10可清晰地觀察到在不同的應(yīng)力下SiC MOSFET體二極管電壓與結(jié)溫有近似線性的關(guān)系，并且在小電流下（50 mA）體二極管電壓非易于獲取。因此，本文提出在小電流注入時(shí)使用體效應(yīng)下（[VGS=0 V]）的[VSD]監(jiān)測(cè)SiC MOSFET閾值電壓。圖14為在不同BTI類型和不同結(jié)溫下根據(jù)本文實(shí)驗(yàn)所獲取的數(shù)據(jù)繪制的[VSD]與[VTH]的關(guān)系圖。從圖14可清晰地觀察到，以健康的數(shù)據(jù)點(diǎn)為參考，由于[VSD]和[VTH]都受BTI和結(jié)溫的耦合影響，隨著NBTI應(yīng)力的增加和結(jié)溫的升高，與之相關(guān)的數(shù)據(jù)點(diǎn)向左下角移動(dòng)，相反隨著PBTI應(yīng)力的增加和結(jié)溫的降低，與之相關(guān)的數(shù)據(jù)點(diǎn)向右上角移動(dòng)。在不同結(jié)溫下，綜合健康和不同BTI應(yīng)力下的數(shù)據(jù)點(diǎn)可得到4條具有相同斜率（[k=0.15]）、不同截距的直線。將其截距與結(jié)溫?cái)M合可得到[VSD]關(guān)于[VTH]和[Tj]的表達(dá)式如式（10），進(jìn)而整理式（10）可得到監(jiān)測(cè)[VTH]的計(jì)算公式如式（11）。

需要注意的是，傳統(tǒng)的基于TSEPs估算結(jié)溫的方法會(huì)由于柵氧化層退化而產(chǎn)生一定的誤差。因此，光纖測(cè)量可作為一種替代方法來精確估計(jì)結(jié)溫［22］。這意味著在實(shí)際工作條件下，只要得到[Tj]和[VSD]就可計(jì)算出[VTH]，為監(jiān)測(cè)SiC MOSFET閾值電壓提供了一種新方法。

4 結(jié) 論

SiC MOSFET的BTI現(xiàn)象會(huì)嚴(yán)重影響其可靠性。在SiC MOSFET中，由于快速且可恢復(fù)的[VTH]漂移與永久性[VTH]漂移兩者的存在，使得BTI現(xiàn)象的研究與分析復(fù)雜化。根據(jù)理論分析和實(shí)驗(yàn)結(jié)果可看出，柵極偏壓應(yīng)力導(dǎo)致的[VTH]漂移已經(jīng)對(duì)SiC MOSFET中的TSEPs產(chǎn)生了不可忽略的影響，若不詳細(xì)分析這種影響，將對(duì)由SiC MOSFET構(gòu)成的逆變器造成極大的可靠性威脅，影響逆變器的正常工作狀態(tài)。

本文使用加速柵極應(yīng)力測(cè)試方法，捕獲了永久性的由于BTI引起的[VTH]漂移，分析并評(píng)估了NBTI和PBTI對(duì)SiC MOSFET中部分TSEPs的影響。結(jié)果表明，[VTH]、[VSD]和[RDS-ON]的溫度敏感性均受BTI的限制。如果不考慮BTI的耦合效應(yīng)，基于TSEPs的SiC MOSFET狀態(tài)監(jiān)測(cè)的準(zhǔn)確性將大大降低。BTI引起的[VTH]漂移是降低TSEPs監(jiān)測(cè)精度的關(guān)鍵因素。因此，本文在小電流注入時(shí)利用在不同結(jié)溫下和體效應(yīng)下的體二極管電壓監(jiān)測(cè)閾值電壓的方法，為提高逆變器的可靠性提供了支持。

［參考文獻(xiàn)］

［1］ 王喜煒， 白建波， 宋昊， 等. 基于溫度系數(shù)試驗(yàn)的光伏組件性能評(píng)估［J］. 太陽能學(xué)報(bào)， 2020， 41（7）： 129-135.

WANG X W， BAI J B， SONG H， et al. Performance evaluation of photovoltaic modules based on temperature coefficient test［J］. Acta energiae solaris sinica， 2020， 41（7）： 129-135.

［2］ 王立喬， 劉樂， 李占一. 一種單級(jí)非隔離Buck-Boost新型光伏逆變器［J］. 太陽能學(xué)報(bào)， 2021， 42（3）： 338-346.

WANG L Q， LIU L， LI Z Y. A Novel single-stage non-isolated Buck-Boost photovoltaic inverter［J］. Acta energiae solaris sinica， 2021， 42（3）： 338-346.

［3］ 廖興林， 李輝， 黃樟堅(jiān)， 等. 溫度對(duì)SiC MOSFET電流和電壓變化率影響分析［J］. 太陽能學(xué)報(bào)， 2019， 40（8）： 2368-2375.

LIAO X L， LI H， HUANG Z J， et al. Analysis of effect of temperature on dID/dt and dVDS/dt of SiC MOSFET［J］. Acta energiae solaris sinica， 2019， 40（8）： 2368-2375.

［4］ 王莉娜， 馬浩博， 袁愷， 等. SiC MOSFET半橋電路開關(guān)瞬態(tài)過電流、 過電壓建模與影響因素分析［J］. 電工技術(shù)學(xué)報(bào)， 2020， 35（17）： 3652-3665.

WANG L N， MA H B， YUAN K， et al. Modeling and influencing" factor" analysis" of" SiC" MOSFET" half-bridge circuit switching transient overcurrent and overvoltage［J］. Transactions of China Electrotechnical Society， 2020， 35（17）： 3652-3665.

［5］ JAHDI S， ALATISE O， ALEXAKIS P， et al. The impact of temperature and switching rate on the dynamic characteristics of silicon carbide Schottky barrier diodes and" " MOSFETs［J］." "IEEE" " transactions" "on" " industrial electronics， 2015， 62（1）： 163-171.

［6］ CHBILI Z， MATSUDA A， CHBILI J， et al. Modeling early breakdown failures of gate oxide in SiC power MOSFETs［J］." IEEE" transactions" on" electron" devices，2016， 63（9）： 3605-3613.

［7］ PUSCHKARSKY K， GRASSER T， AICHINGER T， et al. Review on SiC MOSFETs high-voltage device reliability focusing" "on" " threshold" " voltage" " instability［J］." " IEEE transactions on electron devices， 2019， 66（11）： 4604-4616.

［8］ AICHINGER T， RESCHER G， POBEGEN G. Threshold voltage peculiarities and bias temperature instabilities of SiC MOSFETs［J］. Microelectronics reliability， 2018， 80：68-78.

［9］ GONZALEZ J A O，ALATISE O. A Novel non-intrusive technique for BTI characterization in SiC MOSFETs［J］. IEEE transactions on power electronics， 2019， 34（6）：5737-5747.

［10］ LELIS A J， HABERSAT D， GREEN R， et al. Time dependence of bias-stress-induced threshold-voltage instability measurements［J］. IEEE transactions on electron devices， 2008， 55（8）： 835-1840.

［11］ BEIER-MOEBIUS M， LUTZ J. Breakdown of gate oxide of SiC-MOSFETs and Si-IGBTs under high temperature and high" " gate" " voltage［C］//International" " Exhibition" " and Conference for Power Electronics， Intelligent Motion， Renewable Energy and Energy Management， Nuremberg， Germany， 2017： 1-8.

［12］ GONZALEZ J O， ALATISE O. Impact of the gate oxide reliability of SiC MOSFETs on the junction temperature estimation using temperature sensitive electrical parameters［C］//2018 IEEE Energy Conversion Congress and Exposition （ECCE）， Portland， OR， USA， 2018： 837-844.

［13］ KARKI U， PENG F Z. Effect of gate-oxide degradation on electrical" "parameters" "of" "power" "MOSFETs［J］." IEEE transactions on power electronics， 2018， 33（12）： 10764-10773.

［14］ SUNDARAMOORTHY V K， BIANDA E， BLOCH R， et al. A study on IGBT junction temperature （Tj） online estimation using gate-emitter voltage （Vge） at turn-off［J］. Microelectronics reliability， 2014， 54（11）： 2423-2431.

［15］ BALIGA B J. Fundamentals of power semiconductor devices［M］." " " "Switzerland：" " " Springer" " " International Publishing AG， 2008.

［16］ DU M X，XIN J L， WANG H B， et al. Estimating junction temperature of SiC MOSFET using its drain current during turn-on transient［J］. IEEE transactions on electron devices， 2020， 67（5）： 1911-1918.

［17］ VADASZ L，GROVE A S. Temperature dependence of MOS transistor" characteristics" below" saturation［J］. IEEE transactions on electron devices， 1966， 13（12）： 863-866.

［18］ LUTZ J， SCHLANGENOTTO H， SCHEUERMANN U， et al. Semiconductor power devices： physics， characteristics，reliability［M］. Berlin， Germany： Springer-Verlag Berlin Heidelberg， 2018.

［19］ DU M X， XIN J L， WANG H B， et al. Aging diagnosis of bond wire using on-state drain source voltage separation for SiC" MOSFET［J］." IEEE" transactions" "on" "device" "and materials reliability， 2021， 21（1）： 41-47.

［20］ WANG G Y， MOOKKEN J， RICE J， et al. Dynamic and static behavior of packaged silicon carbide MOSFETs in paralleled" " " applications［C］//IEEE" " " Applied" " " Power Electronics" nbsp;Conference" "and" "Exposition-APEC，" "Fort Worth， TX， USA， 2014， 1478-1483.

［21］ RESCHER G， POBEGEN G， AICHINGER T， et al. Preconditioned BTI on 4H-SiC： proposal for a nearly delay time-independent" " "measurement" " "technique［J］." " IEEE transactions on electron devices， 2018， 65（4）： 1419-1426.

［22］ LUO H Z， IANNUZZO F， TURNATURI M. Role of threshold voltage shift in highly accelerated power cycling tests" for" SiC" MOSFET" modules［J］." IEEE" journal" of emerging and selected topics in power electronics， 2020， 8（2）： 1657-1667.

ACCURATE MONITORING METHOD OF SiC MOSFET THRESHOLD VOLTAGE CONSIDERING THERMOELECTRIC COUPLING EFFECT

Du Mingxing1，Xin Jinlei1，Yao Wanrong2，Ouyang Ziwei1，3

（1. Tianjin Key Laboratory of Control Theory amp; Applications in Complicated System， Tianjin University of Technology， Tianjin 300384， China；

2. Tianjin Zhongke Huaying Technology Co.， Ltd.， Tianjin 300300， China

3. Department of Electrical Engineering， Technical University of Denmark， Lyngby 2800 Kgs， Denmark ）

Abstract：This paper studies the temperature dependence of threshold voltage， body diode voltage， drain-source on-state resistance in SiC MOSFET， analyzes the effect of bias temperature instability（BTI） on [VTH]， and explores the mechanism of its effect on temperature-sensitive electrical parameters（TSEPs）. In addition， considering the influence of temperature and BTI on [VTH]， a method for threshold voltage monitoring employing SiC MOSFET body diode voltage under body effect at low current injection is proposed. The proposed method can monitor the threshold voltage at different junction temperatures （[Tj]） and provides help for correcting the accuracy of junction temperature measurement by other TSEPs. The theoretical and experimental results demonstrate the feasibility of the proposed method.

Keywords：silicon carbide； power MOSFET； condition monitoring； temperature-sensitive electrical parameters； bias temperature instability