LPCVD法制備TOPCon太陽(yáng)能電池工藝研究

王舉亮，賈永軍

(青海黃河上游水電開發(fā)有限責(zé)任公司西安太陽(yáng)能電力分公司，西安 710100)

0 引 言

高效率、低成本是太陽(yáng)能電池研究最重要的兩個(gè)方向。太陽(yáng)能電池的生產(chǎn)過程中，基體硅片的成本占整個(gè)生產(chǎn)成本的比例最高，為降低生產(chǎn)成本，盡快實(shí)現(xiàn)光伏電價(jià)“平價(jià)上網(wǎng)”，提高市場(chǎng)競(jìng)爭(zhēng)力，硅片薄型化是必然的趨勢(shì)，隨之帶來的問題是電池表面載流子復(fù)合嚴(yán)重，因此，表面鈍化技術(shù)是太陽(yáng)能電池研究的巨大挑戰(zhàn)。為了在硅片薄化后仍然能夠保持電池的高轉(zhuǎn)換效率，2013年德國(guó)弗勞恩霍夫太陽(yáng)能研究所(Fraunhofer ISE)的Feldmann提出一種新型太陽(yáng)能電池結(jié)構(gòu)——隧穿氧化層鈍化接觸(tunnel oxide passivated contact， TOPCon)，并制備出效率達(dá)到23%的太陽(yáng)能電池[1]，該結(jié)構(gòu)的主要是由一層超薄的氧化層和重?fù)诫s的多晶硅層組成，可以實(shí)現(xiàn)載流子的選擇性通過。2019年德國(guó)哈梅林太陽(yáng)能研究所(ISFH)的研究顯示，TOPCon電池理論極限轉(zhuǎn)換效率為28.7%，接近晶硅太陽(yáng)能電池的極限轉(zhuǎn)換效率29.43%[2]。由于TOPCon電池的轉(zhuǎn)換效率較高，近年來TOPCon電池產(chǎn)業(yè)化發(fā)展迅速，2022年10月晶科能源宣布其自主研發(fā)的182N型高效單晶電池效率達(dá)到26.1%，再次創(chuàng)造了TOPCon電池轉(zhuǎn)換效率新紀(jì)錄。

TOPCon電池核心結(jié)構(gòu)由SiO2隧穿氧化層和磷摻雜的多晶硅層組成。目前行業(yè)內(nèi)TOPCon電池的制備方式主要有低壓化學(xué)氣相沉積(low pressure chemical vapor deposition, LPCVD)法[3]、等離子體增強(qiáng)化學(xué)氣相沉積(plasma enhanced chemical vapor deposition, PECVD)法和濺射法，這幾種制備方式的優(yōu)缺點(diǎn)如表1所示。PECVD法雖然可以進(jìn)行單面沉積，沉積速率較快，但是它容易導(dǎo)致沉積的多晶硅薄膜形成氣泡，特別是沉積較厚的非晶硅薄膜時(shí)可能出現(xiàn)爆膜以及造成粉塵的污染[4]；濺射法不僅可以實(shí)現(xiàn)薄膜的單面沉積，且沉積的膜層致密性高，是未來極具發(fā)展?jié)摿Φ亩嗑Ч璩练e技術(shù)[5]，但是成本極高，目前不適合產(chǎn)業(yè)化應(yīng)用；而對(duì)于LPCVD法，盡管該技術(shù)沉積時(shí)會(huì)產(chǎn)生正面邊緣繞鍍，后續(xù)需要增加額外的濕法清洗工藝步驟進(jìn)行去除，但是該技術(shù)制備的多晶硅膜層在片內(nèi)及片間呈現(xiàn)較好的均勻性，電池端良率較高，工藝時(shí)間相對(duì)較短，生產(chǎn)效率高。同時(shí)LPCVD設(shè)備具有產(chǎn)能大、易于維護(hù)等優(yōu)勢(shì)，是目前TOPCon電池廠商布局的主流技術(shù)路線。因此，本文主要研究LPCVD制備方式中隧穿氧化層生長(zhǎng)及多晶硅膜層沉積的影響因素?；谧顑?yōu)的工藝參數(shù)進(jìn)行了TOPCon電池的制備，進(jìn)一步探究了隧穿氧化層厚度、多晶硅膜層厚度及摻雜量對(duì)TOPCon電池效率的影響。

表1 TOPCon電池?fù)诫s層制備方法Table 1 TOPCon preparation methods of cell doping layer

1 實(shí) 驗(yàn)

圖1 LPCVD工藝流程Fig.1 LPCVD process flow

本文實(shí)驗(yàn)所用設(shè)備為荷蘭TEMPRESS SPECTRUM 1.1，該設(shè)備由反應(yīng)室及其加熱裝置、真空系統(tǒng)、氣路系統(tǒng)、電腦控制系統(tǒng)、特氣系統(tǒng)、凈化工作臺(tái)6部分組成，采用1 200片垂直裝片設(shè)計(jì)，提高了硅片的裝載量，降低了硅片在微粒中的暴露。采用LPCVD設(shè)備在580～630 ℃熱氧氣氛中制備隧穿氧化層，隨后在 600～620 ℃下熱分解SiH4制備多晶硅(polycrystalline silicon, Poly-Si)層，主要工藝氣體為O2、SiH4和N2[6]。工藝流程如圖1所示。

1.1 熱氧化制備隧穿氧化層

TOPCon電池結(jié)構(gòu)中的隧穿氧化層是一層1～2 nm厚的 SiO2膜層，熱氧化法工藝是在高溫580～630 ℃和110 Torr(1 Torr=133.322 Pa)的氧氣氛圍下，使硅片表面形成SiO2膜層[7]。LPCVD制備隧穿氧化層采用干氧氣氛下的高溫氧化，生長(zhǎng)厚度為1.5 nm左右的SiO2，反應(yīng)式如下：

(1)

1.2 沉積本征多晶硅

本征多晶硅的沉積即硅烷的熱分解反應(yīng)，隧穿氧化層制備完成后在600～620 ℃下，以240～300 mL/min通入一定時(shí)間的硅烷，壓力控制在0.1～0.3 Torr，硅烷熱分解后在隧穿氧化層上沉積一定厚度的多晶硅，其化學(xué)反應(yīng)式如下：

(2)

2 結(jié)果與討論

2.1 LPCVD制備氧化層的影響因素

LPCVD制備隧穿氧化層主要采用干氧氧化的方式，其氧化層的厚度主要受通氧量(通氧時(shí)間)、氧化溫度，及氧化時(shí)間的影響。本實(shí)驗(yàn)采用LPCVD設(shè)備，使用N型158.75 mm×158.75 mm硅片驗(yàn)證各種因素與氧化層厚度的關(guān)系，結(jié)果如圖2所示。

硅片表面的Si原子在高溫下與氧分子反應(yīng)，生成SiO2起始層[8]。此后，由于起始氧化層阻止了氧分子與Si表面的直接接觸，氧分子只能以擴(kuò)散方式通過SiO2層到達(dá)SiO2-Si界面，從而與Si原子反應(yīng)生成新的SiO2層，使SiO2薄膜繼續(xù)增厚。然而隨著氧化層厚度的增加，氧氣分子穿過SiO2層的難度增加，致使新生產(chǎn)SiO2層的速率減慢。

圖2 氧化層厚度與通氧量(a)、氧化溫度(b)、氧化時(shí)間(c)的關(guān)系Fig.2 Relationship between SiO2thickness and oxygen inflow time (a), oxidation temperature (b) and time (c)

2.2 LPCVD制備多晶硅的影響因素

LPCVD制備Poly-Si過程中，影響膜厚的主要因素有沉積溫度、硅烷流量、沉積壓力和沉積時(shí)間。本實(shí)驗(yàn)采用LPCVD設(shè)備，使用N型158.75 mm×158.75 mm硅片驗(yàn)證各種因素與多晶硅厚度關(guān)系，結(jié)果如圖3所示。

多晶硅厚度隨溫度的升高基本呈線性增加，溫度每增加1 ℃，多晶硅厚度增加2 nm；隨著硅烷流量的增加，多晶硅厚度逐漸增加，當(dāng)硅烷流量大于270 mL/min時(shí)，多晶硅厚度增加減緩；隨著沉積壓力的增加，多晶硅厚度增加趨于減緩；沉積時(shí)間與多晶硅厚度呈線性正相關(guān)，時(shí)間每增加100 s，厚度增加5 nm。

2.3 不同氧化層厚度對(duì)轉(zhuǎn)換效率的影響

氧化層的存在可以中和界面的不飽和鍵，發(fā)揮著優(yōu)異的表面化學(xué)鈍化作用，若氧化層太薄，則會(huì)不連續(xù)、不成膜，起不到化學(xué)鈍化的作用；若氧化層太厚，則會(huì)影響電子隧穿和吸收，電學(xué)特性會(huì)變差，最終影響電池轉(zhuǎn)換效率。所以在多晶硅鈍化接觸中氧化層的厚度選擇至關(guān)重要[9]。

理論分析氧化層厚度<1.6 nm時(shí)載流子穿過氧化層是隧穿機(jī)制，氧化層厚度>2 nm時(shí)載流子穿過氧化層是針孔機(jī)制[10-11]。如表2所示，當(dāng)氧化層在1.25 nm和1.43 nm時(shí)，隧穿導(dǎo)電機(jī)制不能提供充足的導(dǎo)電，不能較好地阻擋磷雜質(zhì)進(jìn)入硅襯底從而導(dǎo)致電池填充因子FF較差。當(dāng)氧化層厚度在1.55 nm時(shí)，鈍化效果最佳。

2.4 不同多晶硅厚度對(duì)轉(zhuǎn)換效率的影響

根據(jù)原理分析，多晶硅厚度增加會(huì)增加整體鈍化效果，提升開路電壓，然而多晶硅厚度過厚會(huì)產(chǎn)生寄生吸收，對(duì)電流產(chǎn)生影響，同時(shí)會(huì)導(dǎo)致表面濃度降低，影響填充因子[12]。本實(shí)驗(yàn)使用LPCVD設(shè)備通過調(diào)整多晶硅沉積時(shí)間，分別制作90 nm、120 nm和150 nm厚度的多晶硅，經(jīng)過背面摻雜后驗(yàn)證其對(duì)轉(zhuǎn)換效率的影響，實(shí)驗(yàn)結(jié)果如表3所示。隨著多晶硅層厚度增加，表面摻雜濃度降低。多晶硅層越厚，越不容易燒穿，金屬化燒結(jié)窗口越寬，鈍化效果增加，多晶硅層厚度為120 nm時(shí)開路電壓Voc達(dá)到最大值；但隨著多晶硅厚度的增加對(duì)長(zhǎng)波吸收越嚴(yán)重，導(dǎo)致短路電流Isc下降，多晶硅厚度在90 nm時(shí)轉(zhuǎn)換效率Eff達(dá)到最大值。

圖3 Poly-Si厚度與沉積溫度(a)、硅烷流量(b)、沉積壓力(c)、沉積時(shí)間(d)的關(guān)系Fig.3 Relationship between Poly-Si thickness and deposition temperature (a), SiH4 flux (b), deposition pressure (c) and time (d)

表2 氧化層厚度對(duì)各項(xiàng)電性能參數(shù)影響Table 2 Influence of oxide layer thickness on electrical performance parameters

表3 多晶硅厚度對(duì)各項(xiàng)電性能參數(shù)影響Table 3 Influence of polysilicon thickness on electrical performance parameters

2.5 不同P摻雜量對(duì)轉(zhuǎn)換效率的影響

N+多晶硅層中的高摻雜會(huì)增加電子或空穴在氧化硅中的隧穿概率，因此，多晶硅層的摻雜濃度越高，TOPCon太陽(yáng)能電池的開路電壓和轉(zhuǎn)換效率就越高。然而摻雜量超過多晶硅固溶度會(huì)增加俄歇復(fù)合，反而會(huì)影響開路電壓。

本實(shí)驗(yàn)在120 nm的Poly-Si上采用離子注入技術(shù)摻入不同劑量的P，經(jīng)高溫退火后形成不同濃度及結(jié)深的N+摻雜層，驗(yàn)證不同P摻雜量對(duì)電池轉(zhuǎn)換效率的影響。不同P摻雜量對(duì)應(yīng)的方阻如圖4所示，采用電化學(xué)電容-電壓(electrochemical capacitance voltage, ECV)法測(cè)試的表面濃度及結(jié)深如圖5所示，不同P摻雜量對(duì)各項(xiàng)電性能參數(shù)的影響如表4所示。

根據(jù)實(shí)驗(yàn)結(jié)果可知，隨著P摻雜量的增加，表面濃度增加，方阻降低。多晶硅層的鈍化效果隨著P摻雜量的提高而增強(qiáng)，當(dāng)摻雜量為3.0×1015cm-2時(shí)可獲得較高的Voc。

圖4 不同P摻雜量對(duì)應(yīng)方阻Fig.4 Different P doping concentration correspond to the square resistance

圖5 不同P摻雜量下表面濃度和結(jié)深的關(guān)系曲線Fig.5 Relationship curves between surface concentration and junction depth under different P doping concentration

表4 不同P摻雜量對(duì)各項(xiàng)電性能參數(shù)影響Table 4 Influence of different P doping concentration on electrical performance parameters

3 結(jié) 論

TOPCon電池的核心是使用LPCVD設(shè)備制備隧穿氧化層和多晶硅層。隧穿氧化層可以使多子電子隧穿進(jìn)入多晶硅層，同時(shí)阻擋少子空穴復(fù)合，起到良好的化學(xué)鈍化作用，通過實(shí)驗(yàn)驗(yàn)證，氧化層厚度為1.55 nm時(shí)，可以得到比較好的鈍化效果。通氧量、氧化溫度和氧化時(shí)間是制備隧穿氧化層的主要影響因素，隨著氧化層厚度逐漸增厚，其增長(zhǎng)速率逐漸變慢。重?fù)蕉嗑Ч鑼右环矫嫫鸬奖Ｗo(hù)二氧化硅層的作用，另一方面會(huì)增加電子或空穴在氧化硅中的隧穿概率，從而提升太陽(yáng)能電池的開路電壓和轉(zhuǎn)換效率。制備多晶硅層主要受沉積溫度、硅烷流量、沉積壓力和沉積時(shí)間的影響。隨著溫度升高和沉積時(shí)間延長(zhǎng)，多晶硅厚度呈線性增加，當(dāng)硅烷流量和沉積壓力達(dá)到某階段后，多晶硅厚度增加速率趨于減緩。多晶硅層厚度增加會(huì)提升整體的鈍化效果，然而多晶硅層太厚會(huì)產(chǎn)生寄生吸收，從而降低短路電流，通過實(shí)驗(yàn)驗(yàn)證，多晶硅層在120 nm時(shí)，電性能參數(shù)達(dá)到最佳。