面向下一代GaN功率技術(shù)的超薄勢壘AlGaN/GaN異質(zhì)結(jié)功率器件*

黃森，張寒，郭富強(qiáng)，王鑫華，蔣其夢，魏珂，劉新宇

（1.中國科學(xué)院微電子研究所高頻高壓器件與集成研發(fā)中心，北京 100029；2.中國科學(xué)院大學(xué)集成電路學(xué)院，北京 100049）

1 引言

相較于第一代半導(dǎo)體（Si、Ge）和第二代半導(dǎo)體（GaAs）材料而言，以氮化鎵（GaN）為代表的第三代寬禁帶半導(dǎo)體，因其較寬的禁帶寬度和優(yōu)異的光電物理特性，已成為當(dāng)前半導(dǎo)體和微電子科技領(lǐng)域的主要研究方向之一[1]。AlGaN/GaN異質(zhì)結(jié)構(gòu)由于具有很強(qiáng)的自發(fā)極化和壓電極化效應(yīng)，能在異質(zhì)界面處誘導(dǎo)高遷移率和高密度的二維電子氣（2DEG），已成為目前制造GaN基橫向功率晶體管（如異質(zhì)結(jié)場效應(yīng)晶體管，即HFET）使用最廣、材料綜合性能最好的異質(zhì)結(jié)構(gòu)[1]。相比于傳統(tǒng)的Si基功率器件，GaN基功率電子器件具有更低的導(dǎo)通電阻和更高的開關(guān)頻率。憑借與Si基互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝良好的兼容性，大尺寸Si基GaN成為射頻器件、功率器件、驅(qū)動和控制電路單片集成的良好平臺，可以滿足未來功率電子智能化、小型化的應(yīng)用需求。

從應(yīng)用的角度來看，增強(qiáng)型（常關(guān)型）功率晶體管是保障功率電子系統(tǒng)安全的核心。目前業(yè)界主要采用p-(Al)GaN柵增強(qiáng)型技術(shù)制備GaN基增強(qiáng)型功率電子器件[2]，該技術(shù)通過在未摻雜的AlGaN/GaN異質(zhì)結(jié)構(gòu)上形成p-(Al)GaN柵極，利用柵下pn結(jié)的空間耗盡區(qū)來耗盡2DEG，實(shí)現(xiàn)增強(qiáng)型[3]。但是，基于p-(Al)GaN柵技術(shù)制備的增強(qiáng)型功率晶體管面臨一些影響其穩(wěn)定性和可靠性的挑戰(zhàn)，主要包括3個(gè)方面。（1）柵極可靠性差，當(dāng)柵極施加正電壓時(shí)，由于p-(Al)GaN層正電荷積累或耗盡的時(shí)延，以及AlGaN中電子的俘獲效應(yīng)，p-(Al)GaN高電子遷移率晶體管（HEMT）在柵極正向偏壓應(yīng)力和關(guān)態(tài)應(yīng)力下閾值電壓不穩(wěn)定[4]；此外，在高的正柵極偏壓下，溝道中的電子經(jīng)過高電場的加速注入到p-(Al)GaN柵中，使柵極擊穿，產(chǎn)生漏電[5]。（2）工藝刻蝕要求較高，柵外區(qū)域p-(Al)GaN層的刻蝕至關(guān)重要，因此要確保良好的p-(Al)GaN選擇性刻蝕，若勢壘層刻蝕不干凈或過刻，都會降低溝道中2DEG的濃度，從而降低器件性能；實(shí)際工藝中，等離子體刻蝕還會導(dǎo)致AlGaN表面損傷，界面陷阱增加，使得2DEG的密度和遷移率下降，晶體管導(dǎo)通電阻增大。（3）難以持續(xù)等比例微縮，隨著器件特征尺寸的不斷縮小，p-(Al)GaN柵長隨之等比例縮小，此時(shí)柵極對溝道中2DEG的控制能力也會不斷下降，造成器件失效。

因此，亟須提出一種更優(yōu)的方案來滿足下一代增強(qiáng)型GaN基功率電子器件的要求。超薄勢壘（UTB）AlGaN(小于6 nm)/GaN異質(zhì)結(jié)增強(qiáng)型技術(shù)路線為這一問題提供了解決方案。通過將UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)與高溫低壓化學(xué)氣相沉積（LPCVD）SiNx鈍化相結(jié)合，利用超薄勢壘極化特性實(shí)現(xiàn)本征增強(qiáng)型，LPCVD-SiNx/(Al)GaN間高密度正電荷實(shí)現(xiàn)柵外區(qū)域的2DEG恢復(fù)，并結(jié)合絕緣柵介質(zhì)結(jié)構(gòu)，實(shí)現(xiàn)了無刻蝕損傷的高可靠增強(qiáng)型GaN-on-Si絕緣柵（MIS）型高電子遷移率晶體管（MIS-HEMT）。

本文從幾種實(shí)現(xiàn)增強(qiáng)型GaN基功率電子器件的技術(shù)入手，重點(diǎn)介紹了UTB-AlGaN/GaN異質(zhì)結(jié)增強(qiáng)型技術(shù)的原理和制備方法，以及高絕緣柵介質(zhì)、界面態(tài)工程等關(guān)鍵技術(shù)，展示了Si基UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)平臺上制備的增強(qiáng)型MIS-HEMT，增強(qiáng)型/耗盡型(E/D模)MIS-HEMT反相器電路，以及如何在超薄勢壘技術(shù)平臺上實(shí)現(xiàn)功率、射頻器件的片上集成。

2 GaN基功率電子器件增強(qiáng)型技術(shù)

除p-(Al)GaN柵蓋帽層技術(shù)外，目前國際上實(shí)現(xiàn)增強(qiáng)型GaN基功率電子器件的方法主要有以下3種。

（1）F離子注入技術(shù)：由香港科技大學(xué)CAI等提出[6]，通過向柵極下的AlGaN勢壘層自對準(zhǔn)注入帶負(fù)電的F離子，抬高了勢壘層的能帶，從而耗盡溝道中的2DEG，實(shí)現(xiàn)增強(qiáng)型，器件結(jié)構(gòu)如圖1(a)所示。結(jié)合MIS技術(shù)，可以將閾值電壓提高到3 V以上，但由于F離子注入的深度較難控制，在AlGaN/GaN異質(zhì)結(jié)附近的拖尾會造成2DEG的輸運(yùn)性能降低，從而影響器件的可靠性。

（2）增強(qiáng)型Si基金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）和GaN-HEMT級聯(lián)技術(shù)：利用低壓（LV）Si-MOSFET實(shí)現(xiàn)增強(qiáng)型，耗盡型GaN-HEMT承擔(dān)高壓（HV），通過鍵合技術(shù)級聯(lián)成增強(qiáng)型功率開關(guān)器件，器件結(jié)構(gòu)如圖1(b)所示[7]。該技術(shù)避開了GaN增強(qiáng)型的難點(diǎn)，降低了GaN基異質(zhì)結(jié)構(gòu)材料的質(zhì)量要求和制備工藝要求。但Si與GaN芯片間的鍵合封裝會不可避免地引入寄生電感等，限制了GaN基功率開關(guān)器件在300 kHz以上高頻場合中的應(yīng)用，此外，由于Si與GaN間工作溫度的失配較大，Si-MOSFET的使用限制了器件在更高的溫度下工作。

（3）凹槽柵刻蝕技術(shù)：利用刻蝕工藝，部分或全部去除柵極區(qū)域下的AlGaN勢壘層，以削弱其極化效應(yīng)，降低異質(zhì)結(jié)界面處量子阱對自由電子的束縛能力，降低2DEG密度，達(dá)到增強(qiáng)型的目的，其結(jié)構(gòu)如圖1(c)所示[8]。采用MIS結(jié)構(gòu)，能有效抑制柵極漏電，提高柵極可靠性，但在對AlGaN勢壘層減薄的過程中，刻蝕會引起較大的晶格損傷，降低溝道中2DEG的遷移率，使導(dǎo)通電阻上升。同時(shí)由于缺乏刻蝕停止層，刻蝕深度的均勻性較難控制，且隨著GaN-on-Si晶圓尺寸的增大，晶圓間的刻蝕均勻性和晶圓內(nèi)的重復(fù)性也會下降。

圖1 GaN基功率電子器件增強(qiáng)型技術(shù)

除了GaN-Si級聯(lián)方法外，其余2種技術(shù)均是通過去除或耗盡柵極下的2DEG來實(shí)現(xiàn)增強(qiáng)型。注入/刻蝕深度及損傷控制是目前實(shí)現(xiàn)增強(qiáng)型器件面臨的挑戰(zhàn)，納米級的縱向刻蝕深度控制對AlGaN/GaN異質(zhì)結(jié)器件的微加工造成極大困難，開發(fā)具有自截止注入/刻蝕特性的工藝或設(shè)計(jì)具有阻擋層的勢壘層結(jié)構(gòu)是實(shí)現(xiàn)增強(qiáng)型GaN基器件產(chǎn)業(yè)化制備的關(guān)鍵[6]。

中國科學(xué)院微電子研究所的研究者發(fā)現(xiàn)，LPCVD-SiNx介質(zhì)與(Al)GaN間存在高達(dá)2.6×1013cm-2的正電荷，于是他們在2016年提出了UTB-AlGaN(小于6 nm)/GaN增強(qiáng)型技術(shù)路線。該方法利用金屬有機(jī)化學(xué)氣相沉積（MOCVD）法良好的厚度控制能力，在Si襯底上外延生長UTB-AlGaN(小于6 nm)/GaN異質(zhì)結(jié)構(gòu)，實(shí)現(xiàn)溝道中2DEG本征耗盡，避開了常規(guī)AlGaN/GaN異質(zhì)結(jié)構(gòu)中納米級刻蝕的難題，并利用LPCVD-SiNx/(Al)GaN間高密度的正電荷，使柵極以外薄勢壘區(qū)域的2DEG得到有效恢復(fù)，其面密度可達(dá)1013cm-2，2DEG方阻降至350Ω/□以下，達(dá)到可與常規(guī)厚度AlGaN(約20 nm)/GaN異質(zhì)結(jié)構(gòu)相比擬的數(shù)值，UTB-AlGaN（小于6 nm）/GaN異質(zhì)結(jié)增強(qiáng)型結(jié)構(gòu)如圖2所示。該方法外延結(jié)構(gòu)簡單，優(yōu)勢是采用F基等離子體去除柵下鈍化層時(shí)，超薄AlGaN勢壘層可以作為很好的刻蝕停止層，提高了閾值電壓和溝道電阻的均勻性，這種自上而下的工藝有效地促進(jìn)了Si襯底上制備GaN基MIS/MOS HEMT器件的產(chǎn)業(yè)化。

圖2 UTB-AlGaN（小于6 nm）/GaN異質(zhì)結(jié)增強(qiáng)型結(jié)構(gòu)[8]

3 采用UTB-AlGaN/GaN異質(zhì)結(jié)實(shí)現(xiàn)增強(qiáng)型器件的物理機(jī)理及關(guān)鍵工藝

高溫LPCVD-SiNx鈍化能在AlGaN界面引入高密度的正電荷，可有效恢復(fù)UTB-AlGaN/GaN異質(zhì)結(jié)溝道中的2DEG。為了滿足GaN基功率器件低漏電、高擊穿電壓的要求，界面態(tài)調(diào)控和高絕緣柵介質(zhì)的選取是保證UTB-AlGaN/GaN異質(zhì)結(jié)器件穩(wěn)定工作的關(guān)鍵技術(shù)。

3.1 高溫LPCVD-SiN x鈍化有效恢復(fù)UTB-AlGaN/GaN異質(zhì)結(jié)溝道中2DEG的機(jī)理分析

在UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)上生長不同厚度的LPCVD-SiNx鈍化介質(zhì)（13～75 nm），觀察其2DEG的電學(xué)性能，結(jié)果如表1所示?？梢钥闯?，與未經(jīng)過LPCVD-SiNx鈍化的異質(zhì)結(jié)相比，鈍化13.3 nm LPCVD-SiNx后的異質(zhì)結(jié)中2DEG面密度增加至1.26×1013cm-2，且隨著厚度增加趨于平穩(wěn)，2DEG遷移率從1046 cm2·V-1·s-1增加到1518 cm2·V-1·s-1，其原因可能是當(dāng)2DEG濃度增加到一定值時(shí)，電子間的屏蔽效應(yīng)增強(qiáng)，遠(yuǎn)程雜質(zhì)散射和介質(zhì)/GaN表面的界面電荷散射被高密度的2DEG屏蔽，使得遷移率大幅度增加。

表1 不同厚度LPCVD-SiN x鈍化下UTB-AlGaN/GaN異質(zhì)結(jié)中2DEG的電學(xué)性能

利用汞探針C-V表征技術(shù)，將鈍化層作為柵絕緣介質(zhì)，得到UTB-AlGaN/GaNMIS結(jié)構(gòu)的C-V曲線，結(jié)果如圖3(a)所示。可以看出，隨著鈍化層厚度的增加，其閾值電壓逐漸減小，電荷數(shù)目增多，將MIS-HEMT和HEMT的閾值電壓差(VTH_MIS-VTH_HEMT)與SiNx厚度dSiNx進(jìn)行擬合，結(jié)果如圖3(b)所示，可以看出它們呈現(xiàn)良好的線性關(guān)系，說明正固定電荷主要存在于LPCVD-SiNx/AlGaN界面，是超薄勢壘中2DEG密度增強(qiáng)的主要貢獻(xiàn)者。

圖3 不同厚度LPCVD-SiN x的C-V曲線及與閾值電壓差曲線[8]

根據(jù)高斯定理和界面電荷分布，LPCVD-SiNx鈍化的UTB-AlGaN/GaN MIS-HEMT的閾值電壓和未鈍化的UTB-AlGaN/GaN HEMT的閾值電壓差值[9]的表達(dá)式為：

其中?b_i和?b分別為汞/LPCVD-SiNx和汞/GaN界面的肖特基勢壘高度，e為單位電荷量，△EC_SiNx/GaN為LPCVD-SiNx和GaN之間的導(dǎo)帶偏移量，Nox為LPCVD-SiNx介質(zhì)中的電荷密度，Nint為鈍化后LPCVD-SiNx/GaN界面的電荷密度，ε、σ和d分別為介電常數(shù)、壓電和自發(fā)極化電荷密度以及鈍化層的厚度。

圖3(b)中的數(shù)據(jù)成線性關(guān)系，表明LPCVD-SiNx介質(zhì)中電荷量為0，固定電荷主要存在于LPCVDSiNx/AlGaN界面[10]。LPCVD-SiNx鈍化后AlGaN/GaN異質(zhì)結(jié)構(gòu)的界面電荷分布如圖4(a)所示。由于鎵面GaN表面負(fù)極化電荷量（σGaN）為1.80×1013cm-2[11]，根據(jù)圖3(b)中的斜率和εSiNx可以確定Nint為+9.49×1012cm-2，故LPCVD-SiNx鈍化產(chǎn)生的凈正電荷面密度約為2.75×1013cm-2，說明鈍化使LPCVD-SiNx/AlGaN界面引入了高密度正電荷，使UTB-AlGaN/GaN異質(zhì)結(jié)界面的2DEG得到了有效的恢復(fù)。

通過掃描開爾文探針顯微鏡（SKPM）測試發(fā)現(xiàn)，隨著AlGaN勢壘層厚度從18.5 nm減小到5.5 nm，AlGaN/GaN異質(zhì)結(jié)構(gòu)中的表面電勢幾乎維持不變（1.08 eV），導(dǎo)致這一現(xiàn)象的原因可能是表面釘扎效應(yīng)。通過霍爾測試發(fā)現(xiàn)，AlGaN勢壘層的減薄會導(dǎo)致2DEG面密度從9.60×1012cm-2顯著耗盡至1.53×1012cm-2，這使得異質(zhì)結(jié)中的導(dǎo)電溝道向著常關(guān)型的趨勢發(fā)展，其2DEG電荷面密度與Al0.25Ga0.75N勢壘厚度的函數(shù)關(guān)系如圖4(b)所示[12]。根據(jù)Schr?dinger-Poisson方程和解析模擬的一致解，確定了在AlGaN/GaN異質(zhì)結(jié)構(gòu)上進(jìn)行20 nm LPCVD-SiNx鈍化會引入約3.50×1013cm-2的固定正電荷。引入的固定正電荷會造成AlGaN/GaN異質(zhì)結(jié)中的能帶大幅彎曲，從而使得異質(zhì)結(jié)中的2DEG面密度得到顯著恢復(fù)（1.63×1013cm-2）。

圖4 LPCVD-SiN x鈍化后UTB-AlGaN/GaN異質(zhì)結(jié)的界面電荷分布及2DEG密度與勢壘層厚度的函數(shù)關(guān)系[12]

3.2 柵介質(zhì)與UTB-AlGaN/GaN異質(zhì)結(jié)間界面態(tài)的調(diào)控

由于在GaN表面很難制備出高質(zhì)量的本征絕緣層，通常情況下介質(zhì)層/(Al)GaN界面態(tài)面密度達(dá)1012cm-2，遠(yuǎn)高于Si系統(tǒng)1010～1011cm-2的水平[13]。HUANG等人發(fā)現(xiàn)在含有Ga元素的Ⅲ-Ⅴ半導(dǎo)體材料表面，含有Ga3+的自然氧化層[14]，其氧化導(dǎo)致的Ga—O鍵可能是表面態(tài)的來源之一，另外，高溫退火工藝導(dǎo)致的近表面氮空位也會導(dǎo)致界面態(tài)[15]。同時(shí)由于GaN禁帶寬度大，存在深能級的界面態(tài)，其電子發(fā)射時(shí)間常數(shù)大。這些深能級界面態(tài)的緩慢放電一方面會導(dǎo)致柵極閾值漂移[16]，使MIS-HEMT器件閾值不穩(wěn)定，另一方面會導(dǎo)致電流坍塌[17]，因此解決由界面態(tài)導(dǎo)致的閾值漂移和電流坍塌問題是AlGaN/GaN MIS-HEMT走向?qū)嵱没年P(guān)鍵。

UTB-AlGaN/GaN異質(zhì)結(jié)界面采用原位低損傷GaN表面遠(yuǎn)程等離子體預(yù)處理（RPP）技術(shù)[18]可有效降低表面態(tài)。在等離子體增強(qiáng)原子層沉積（PEALD）裝置中，首先采用NH3遠(yuǎn)程等離子體去除表面的自然氧化層，然后進(jìn)行N2等離子體處理以補(bǔ)償近表面的N空位，緊接著利用原子層沉積（ALD）技術(shù)沉積一層Al2O3柵介質(zhì)，RPP處理GaN表面過程如圖5所示。經(jīng)過RPP處理后，ALD-Al2O3/GaN界面生成了一層近似單晶的AlN插入層，使得晶體排布有序化，顯著改善了界面特性[18]。NH3/N2原位等離子體處理可以有效去除Ga—O鍵，充分的氮化處理還能防止氧化物柵介質(zhì)沉積使表面再氧化，產(chǎn)生的近似單晶的AlN插入層將導(dǎo)帶能級（EC-0.3 eV）～（EC-0.78 eV）范圍內(nèi)的界面態(tài)密度降至2.0×1012cm-2·eV-1以下。

圖5 RPP處理GaN表面的過程[18]

利用恒定電容深能級瞬態(tài)譜（CC-DLTS）技術(shù)測量發(fā)現(xiàn)，Al2O3/AlGaN界面態(tài)的填充時(shí)間（τc）較短，在μs量級，其測量結(jié)果如圖6(a)所示?；诔蜏兀?0～400 K）CC-DLTS測量，得到Al2O3/AlGaN界面間能級深度（導(dǎo)帶和缺陷態(tài)能級差EC-ET）在0.02～0.91 eV區(qū)間內(nèi)的界面態(tài)密度分布，不同柵偏壓UP和脈沖寬度tP條件下的界面態(tài)能級分布如圖6(b)所示。圖6中，Nit為界面態(tài)面密度，t0為數(shù)據(jù)采集起始時(shí)間，tW為瞬態(tài)周期，T為溫度，d0為隧穿常數(shù)，Nss為界面態(tài)密度，CR和CACC分別為恒定電容和積累區(qū)電容值，σn為捕獲截面面積。研究證實(shí)，盡管存在σn為4.0×10-15cm2的離散能級（EC-ET=0.33 eV），但是經(jīng)過ALD的RPP處理可以有效地將能級深度（EC-ET）大于0.4 eV的Nss抑制至1.3×1012cm-2·eV-1以下[19]。

圖6 CC-DLTS測量的UTB Al2O3/AlGaN/GaN MIS-HEMT器件界面的缺陷和能級分布情況[19]

LPCVD-SiNx鈍化介質(zhì)具有致密性好、熱穩(wěn)定性好、無等離子體表面損傷等特點(diǎn)，在GaN基功率電子器件中具有一定的優(yōu)勢。但是，LPCVD-SiNx的生長溫度較高，可能導(dǎo)致(Al)GaN表面熱損傷。另外，800℃以上的歐姆合金會導(dǎo)致氫鍵被破壞，從而導(dǎo)致生長的LPCVD-SiNx/GaN界面發(fā)生一定程度的降解，使器件出現(xiàn)不可控制的頻率色散和滯回現(xiàn)象。通過將LPCVD-SiNx的生長溫度從常規(guī)的780℃降低到650℃，同時(shí)將歐姆合金的溫度從850℃降低到780℃，實(shí)現(xiàn)了低頻率色散和低閾值電壓回滯的AlGaN/GaN MIS-HFET器件[20]。通過恒電容深能級瞬態(tài)傅里葉光譜（CC-DLTFS）對改進(jìn)后的界面進(jìn)行量化，可以實(shí)現(xiàn)從超淺能級到深能級的寬能譜（0.03～1 eV）范圍內(nèi)的缺陷表征，測量的Nss如圖7所示。測量發(fā)現(xiàn)30 meV淺能級處界面態(tài)密度低至1.5×1013cm-2·eV-1，1 eV深能級處界面態(tài)密度為4×1011～1.2×1012cm-2·eV-1。

圖7 CC-DLTFS測量的AlGaN/GaNMIS二極管N ss分布[20]

3.3 UTB-AlGaN/GaN異質(zhì)結(jié)MIS-HEMT的柵介質(zhì)工藝

對于增強(qiáng)型GaN器件來說，不論是微波功率器件還是功率開關(guān)器件，都需要在較大的柵壓下工作，傳統(tǒng)肖特基柵AlGaN/GaN HEMT器件的反向漏電較大，導(dǎo)致器件的擊穿電壓、輸出功率、開關(guān)效率等性能在一定程度上都會發(fā)生惡化，同時(shí)由于GaN HEMT器件長期處于較高的電場和溫度下，高電場應(yīng)力和高工作溫度也會使肖特基柵極反向漏電大大增加。此時(shí)肖特基柵無法滿足增強(qiáng)型GaN器件的要求。而在GaN HEMT器件的柵金屬和AlGaN半導(dǎo)體間插入高絕緣柵介質(zhì)形成的增強(qiáng)型AlGaN/GaN MIS HEMT器件，可以顯著抑制柵極漏電流，增加?xùn)艠O擺幅，提高器件的擊穿電壓。

SiNx和Al2O3是目前GaN基MIS-HEMT器件廣泛采用的柵介質(zhì)。利用等離子增強(qiáng)化學(xué)氣相淀積（PECVD）裝置生長SiNx介質(zhì)時(shí)，由于等離子體直接耦合到GaN樣品上[21]，高能等離子體轟擊會使表面損傷，界面態(tài)增加，柵極泄露增大[22]。而采用LPCVD制備SiNx介質(zhì)沉積溫度高，可避免等離子體轟擊[23]，減少GaN表面損傷，但等離子體氮化工藝在高溫LPCVD系統(tǒng)中難以實(shí)現(xiàn)[24]，同時(shí)由于LPCVD-SiNx生長溫度高，需在歐姆退火前進(jìn)行鈍化沉積，工藝限制大。

在ALD裝置中，由于三甲基鋁中Al源和H2O源的不充分反應(yīng)，生長的Al2O3柵介質(zhì)中存在大量Al—Al和Al—O—H等缺陷[25]，使柵氧介質(zhì)中引入正固定電荷，導(dǎo)致閾值電壓負(fù)移，阻礙增強(qiáng)型的形成。研究發(fā)現(xiàn)，采用活性較強(qiáng)的O3取代H2O作為反應(yīng)的O源，不僅可以使三甲基鋁被充分反應(yīng)，減少介質(zhì)中的缺陷，而且能避免采用等離子O2源導(dǎo)致的表面轟擊損傷問題，其ALD-Al2O3柵介質(zhì)具有良好的經(jīng)時(shí)絕緣擊穿（TDDB）特性[26]。

在原位RPP處理AlGaN表面的基礎(chǔ)上，結(jié)合ALD-O3-Al2O3柵介質(zhì)，成功制備出了高均勻性、低滯回的增強(qiáng)型UTB-AlGaN/GaN MIS-HEMT器件，制備的MIS-HEMT器件結(jié)構(gòu)如圖8所示。利用該方法制備的器件直流特性如圖9所示，圖中LG和WG分別為柵長和柵寬，LSD是源漏間距，LGD是柵漏間距，IG為柵極電流。飽和漏電流ID達(dá)661 mA/mm（柵源電壓VGS=12 V），閾值電壓為+0.27 V（以ID為1μA/mm標(biāo)準(zhǔn)判斷是否開啟，漏源電壓VDS=1 V），導(dǎo)通電阻RON為9.0Ω·mm，擊穿電壓可達(dá)1200 V。由于UTBAlGaN/GaN異質(zhì)結(jié)構(gòu)中柵極凹槽的良好可控性，通過對整個(gè)晶圓上的30個(gè)器件進(jìn)行采樣，可實(shí)現(xiàn)0.15 V的小閾值電壓標(biāo)準(zhǔn)偏差(ΔVTH)。

圖8 基于超薄勢壘技術(shù)的Al2O3/AlGaN/GaN增強(qiáng)型MIS-HEMT器件結(jié)構(gòu)[8]

圖9 基于超薄勢壘技術(shù)的Al2O3/AlGaN/GaN增強(qiáng)型MIS-HEMT的直流特性[9]

4 基于UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)的功率集成電路

與傳統(tǒng)的Si功率器件相比，AlGaN/GaN異質(zhì)結(jié)型功率電子器件具有更低的導(dǎo)通損耗和更高的開關(guān)轉(zhuǎn)換速度，目前已被廣泛用于各類高頻、高效的功率變換器中[27]。此外，GaN基工藝與Si-CMOS工藝有良好的兼容性，可以使功率器件與驅(qū)動電路甚至邏輯電路在GaN-on-Si平臺上進(jìn)行片上集成，有效降低寄生參數(shù)，減少外圍電路元件數(shù)量，滿足未來功率電子智能化、小型化的應(yīng)用需求。增強(qiáng)型GaN HEMT不需要額外的負(fù)電壓源，能極大地簡化GaN集成電路的設(shè)計(jì)和工藝復(fù)雜度，因而逐漸成為GaN集成電路平臺的主流。2010年，香港科技大學(xué)CHEN等基于F離子注入實(shí)現(xiàn)了E/D型HEMT、肖特基二極管（SBD）、橫向功率整流器（L-FER）以及功率器件集成的全GaN智能功率集成平臺（見圖10）[28]。

圖10 基于氟離子注入增強(qiáng)型技術(shù)的GaN智能功率集成平臺[28]

為了提高器件柵壓擺幅，減小柵極電流泄露，提高耐壓能力，2018年，德國夫瑯禾費(fèi)應(yīng)用固體物理研究所開發(fā)了p型柵增強(qiáng)型集成工藝平臺[29]，實(shí)現(xiàn)了GaN基功率管內(nèi)集成SBD，有利于全GaN功率集成電路的設(shè)計(jì)與功能實(shí)現(xiàn)?；趐型(Al)GaN蓋帽層增強(qiáng)型技術(shù)，臺積電開發(fā)了650 V GaN-on-Si增強(qiáng)型全GaN功率集成電路平臺（見圖11）[30]，實(shí)現(xiàn)了二極管和場效應(yīng)晶體管（FET）的片上集成，充分發(fā)揮了GaN器件高頻高效的特點(diǎn)。

圖11 基于p型柵蓋帽層的全GaN功率集成電路平臺[30]

基于凹槽刻蝕的增強(qiáng)型GaN基MIS-HEMT有著高閾值電壓（VTH＞3 V）和大柵極擺幅的特性，在下一代高壓功率轉(zhuǎn)換系統(tǒng)中很有前景[31]。然而，開啟MISHEMT需要更高的電源電壓，這就對增強(qiáng)型柵驅(qū)動電路和邏輯單元提出了更高的要求。由于其較高的柵極漏電流和有限的邏輯擺幅，基于肖特基柵的HEMT很難開啟功率電路，而基于MIS柵的邏輯電路和驅(qū)動電路則有著較大的噪聲裕度和柵極可靠性，在單片集成的高閾值MIS-HEMT功率電路中具有很大潛力[32]。

4.1 E/D模MIS-HEMT在UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)上的集成

在UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)中引入Al組分漸變的AlGaN背勢壘結(jié)構(gòu)，使增強(qiáng)型MIS-HEMT的閾值電壓提升到+3.3 V，同時(shí)利用LPCVD-SiNx鈍化層作為耗盡型器件的柵介質(zhì)，實(shí)現(xiàn)了E/D型HFET單片反相器單元，結(jié)構(gòu)如圖12所示。

圖12 基于超薄勢壘技術(shù)的AlGaN/GaN異質(zhì)結(jié)E/D型MIS-HFET[8]

E/D型MIS-HFET反相器的靜態(tài)電壓轉(zhuǎn)移特性如圖13(a)所示，在電源電壓VDD為8 V時(shí)，該反相器閾值電壓達(dá)3.6 V，驅(qū)動負(fù)載β達(dá)14.6，同時(shí)具有7.76 V的高邏輯擺幅，高噪聲容限（NMH）和低噪聲容限（NML）分別為4.2 V和3.1 V。70個(gè)樣品的靜態(tài)電壓轉(zhuǎn)移特性和提取的VTH電壓分布如圖13(b)所示，該E/D反相器具有很好的閾值均勻性，其均方差小于0.2 V，這說明LPCVD-SiNx鈍化層在AlGaN勢壘層上實(shí)現(xiàn)了自停止刻蝕。反相器擊穿特性如圖13(c)所示，經(jīng)測量，其擊穿電壓高達(dá)620 V。研究結(jié)果證實(shí)，Si基UTB-AlGaN/GaN技術(shù)為MIS柵結(jié)構(gòu)的驅(qū)動和功率晶體管的片上集成提供了良好的平臺。

圖13 E/D型MIS-HFET反相器的靜態(tài)電壓轉(zhuǎn)移特性和擊穿特性[8]

4.2 增強(qiáng)型MIS-HEMT晶體管、p-(Al)GaN晶體管和絕緣柵混合陽極二極管的片上集成

功率二極管和三極管級聯(lián)構(gòu)成的功率變換器應(yīng)用于各種電壓變換電路，但是將增強(qiáng)型GaN基功率二極管和三極管集成在同一襯底上的工藝難度較大，一方面需要進(jìn)行勢壘層的刻蝕，另一方面需要將二極管和三極管的制作工藝進(jìn)行協(xié)調(diào)、匹配，其工藝繁雜，且成品率低?；谠摫輭続lGaN/GaN異質(zhì)結(jié)構(gòu)可以實(shí)現(xiàn)增強(qiáng)型MIS-HEMT晶體管、p-(Al)GaN HFET和絕緣柵混合陽極二極管的片上集成，且無需刻蝕勢壘層，其結(jié)構(gòu)如圖14所示[33]。通過減薄勢壘層的厚度、增加AlGaN勢壘層中Al組分的濃度可以使增強(qiáng)型MIS-HEMT的閾值電壓增大。與傳統(tǒng)的AlGaN/GaN二極管相比，在UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)上制備的混合陽極二極管具有更低的開啟電壓和更高的反向阻塞電壓。對于增強(qiáng)型p-(Al)GaN晶體管，超薄勢壘結(jié)構(gòu)使其具有更高的閾值電壓和更大的跨導(dǎo)。Si基UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)平臺實(shí)現(xiàn)了GaN基功率晶體管和二極管的片上集成，進(jìn)一步推動GaN功率集成電路向著小型化、緊湊化的方向發(fā)展。

圖14 增強(qiáng)型MIS-HEMT、p-(Al)GaN HFET和絕緣柵混合陽極二極管在UTB-AlGaN/GaN上的集成[33]

4.3 功率和射頻器件在UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)上的集成

在Si基UTB-AlGaN/GaN異質(zhì)結(jié)上可以實(shí)現(xiàn)功率和射頻器件的單片集成，在制造毫米波和太赫茲功率放大器等高頻率器件方面具有很好的應(yīng)用前景。在Si基UTB-AlGaN/GaN異質(zhì)結(jié)平臺上可以實(shí)現(xiàn)E/D型邏輯電路、功率整流器、射頻功率放大器的片上集成，其結(jié)構(gòu)如圖15所示。E/D邏輯電路有較高的固有功耗，但有利于GaN-on-Si功率器件的柵極驅(qū)動；與傳統(tǒng)的AlGaN/GaN的二極管相比，采用肖特基-歐姆混合陽極二極管可以實(shí)現(xiàn)更低的起始電壓和更高的反向截止電壓；對于射頻功率放大器，絕緣柵極可以更好地抑制反向漏電流，同時(shí)減小絕緣柵層的厚度也可以提高高頻性能，但相關(guān)的界面態(tài)和介質(zhì)可靠性需要仔細(xì)設(shè)計(jì)。

圖15 功率器件、射頻功放和驅(qū)動電路在UTB-AlGaN/GaN-on-Si上的集成[8]

5 結(jié)束語

采用UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)實(shí)現(xiàn)增強(qiáng)型GaN基功率電子器件，無需刻蝕勢壘層即可實(shí)現(xiàn)溝道2DEG的本征耗盡，解決了柵極可靠性、刻蝕不均勻和不可控的問題，提高了成品良率，有利于GaN-on-Si MIS-HEMT的產(chǎn)業(yè)化制備。本文揭示了高溫LPCVD-SiNx鈍化有效恢復(fù)UTB-AlGaN/GaN異質(zhì)結(jié)中2DEG的物理機(jī)理，并分析了采用RPP技術(shù)有效降低UTB-AlGaN/GaN異質(zhì)結(jié)表面界面態(tài)的原理，介紹了GaN基MIS-HEMT目前采用的SiNx和Al2O3兩種高絕緣柵介質(zhì)的特性，證實(shí)了采用ALD-Al2O3柵介質(zhì)制備的UTB-AlGaN/GaN MIS-HEMT器件具有擊穿電壓高、柵極漏電小、閾值回滯小等特點(diǎn)，最后展示了Si基UTB-AlGaN/GaN異質(zhì)結(jié)構(gòu)平臺上功率集成電路的研究進(jìn)展，論證了在超薄勢壘技術(shù)平臺上實(shí)現(xiàn)功率、射頻器件單片集成的可行性，為在大尺寸硅襯底上實(shí)現(xiàn)GaN射頻器件、功率器件、驅(qū)動和控制電路單片集成奠定了技術(shù)基礎(chǔ)。