基于SOPC的便攜式數(shù)字存儲示波器設(shè)計(jì)

陳雯婷，曾慶立，芮天喆，赫忠天

（吉首大學(xué) 信息科學(xué)與工程學(xué)院，湖南吉首，416000）

0 引言

示波器是一種用途十分廣泛的電子測量儀器，多用于觀察信號的波形，用戶通過波形計(jì)算出信號的參數(shù)，因此常被用作硬件輸出參數(shù)的檢測以及電路的調(diào)試。傳統(tǒng)數(shù)字示波器具有體積大、成本高等缺點(diǎn)，不適用于戶外現(xiàn)場測試，而便攜式數(shù)字存儲示波器具有體積小、成本低、操作簡易等優(yōu)點(diǎn)，解決了傳統(tǒng)示波器戶外測試不便的問題[1-2]。

本文設(shè)計(jì)了一款基于SOPC的便攜式數(shù)字存儲示波器，將FPGA的邏輯設(shè)計(jì)、算法設(shè)計(jì)和嵌入式設(shè)計(jì)結(jié)合在一起,使用Qsys系統(tǒng)集成工具搭建了一個(gè)基于Nios II的嵌入式系統(tǒng)，Nios II具有較強(qiáng)的性能及可定制特性[3-4]。SOPC 集成了 FPGA 和嵌入式系統(tǒng)的優(yōu)勢，并兼具硬件編程和軟件編程[5]，使整個(gè)系統(tǒng)操作更加靈活。另外μC GUI系統(tǒng)的實(shí)時(shí)性及操作靈活性，極大地提高了系統(tǒng)在復(fù)雜工作環(huán)境下進(jìn)行信號檢測的效率[6]。

1 總體方案設(shè)計(jì)

便攜式數(shù)字存儲示波器的設(shè)計(jì)架構(gòu)圖如圖1所示，示波器功能包括信號的采集、測量、存儲以及顯示。其工作流程大致為：

圖1 設(shè)計(jì)架構(gòu)圖

(1)被測信號經(jīng)前端調(diào)理電路處理后通過高速AD9226轉(zhuǎn)化為數(shù)字信號后被傳輸至系統(tǒng)中。

(2)數(shù)字信號一路通過測量模塊計(jì)算出信號的頻率和峰峰值，同時(shí)將定時(shí)器定時(shí)更新的頻率和峰峰值通過接口模塊傳遞給Nios II。另一路將信號抽樣后的數(shù)據(jù)寫入雙口RAM中進(jìn)行存儲操作。

(3)采用μC GUI繪制人機(jī)交互界面，并將像素?cái)?shù)據(jù)寫入DDR2中，使用具有突發(fā)讀寫能力的Avalon-MM Pipeline Bridge IP核與DDR2控制器進(jìn)行通信，顯示控制模塊將讀取的數(shù)據(jù)傳輸至TFT顯示屏顯示。

相比于傳統(tǒng)的數(shù)字存儲示波器，系統(tǒng)采用軟硬件協(xié)同合作，通過在FPGA中內(nèi)嵌Nios II CPU，代替?zhèn)鹘y(tǒng)FPGA+MCU的模式，將數(shù)字電路以及系統(tǒng)控制部分集成在FPGA內(nèi)部，在降低設(shè)計(jì)成本的同時(shí)減少了FPGA外部的硬件設(shè)計(jì)流程以及PCB設(shè)計(jì)面積[7-9]。

2 系統(tǒng)硬件設(shè)計(jì)

示波器系統(tǒng)設(shè)計(jì)分為邏輯硬件設(shè)計(jì)和Nios II軟件設(shè)計(jì)兩部分，邏輯硬件部分實(shí)現(xiàn)提供外圍接口的控制功能、包括信號時(shí)鐘模塊、信號采集模塊、數(shù)據(jù)存取控制模塊、數(shù)據(jù)測量模塊以及人機(jī)交互模塊，整個(gè)系統(tǒng)的控制電路都集成在FPGA芯片中，其內(nèi)部電路部分采用數(shù)字電路實(shí)現(xiàn)，在FPGA中采用Verilog HDL硬件描述語言實(shí)現(xiàn)各個(gè)硬件模塊的邏輯電路。Nios II軟件設(shè)計(jì)實(shí)現(xiàn)通過程序控制邏輯硬件的功能，根據(jù)觸摸屏的按鍵操作實(shí)現(xiàn)示波器的信號采集、數(shù)據(jù)存取以及測量功能。本系統(tǒng)采用模塊化設(shè)計(jì)思想對各個(gè)模塊進(jìn)行設(shè)計(jì)，在系統(tǒng)的工程頂層連接各個(gè)功能模塊。

■ 2.1 時(shí)鐘模塊

在系統(tǒng)中，由外部50MHz晶振時(shí)鐘提供FPGA邏輯控制芯片所需的時(shí)鐘信號，采用FPGA芯片內(nèi)部集成的鎖相環(huán)PLL進(jìn)行時(shí)鐘倍頻或分頻，提供系統(tǒng)所需要的工作時(shí)鐘信號，保證各個(gè)模塊正常且穩(wěn)定的工作。根據(jù)模塊的需求配置相應(yīng)的參數(shù)，PLL輸出sys_clk、ad_clk、lcd_clk三個(gè)工作時(shí)鐘。其中sys_clk提供Nios II系統(tǒng)的工作時(shí)鐘，ad_clk提供高速A/D的采樣時(shí)鐘以及其他邏輯控制模塊的工作時(shí)鐘，lcd_clk提供人機(jī)交互模塊的工作時(shí)鐘。

■ 2.2 信號采集模塊

信號采集模塊包括前端信號調(diào)理電路以及高速ADC器件。信號調(diào)理電路作用是使經(jīng)過調(diào)理后的信號符合A/D轉(zhuǎn)換的要求。調(diào)理后的模擬信號經(jīng)過高速A/D轉(zhuǎn)換為數(shù)字信號，信號采集模塊根據(jù)設(shè)定的采樣率，對待測信號經(jīng)高速A/D轉(zhuǎn)換的數(shù)字信號進(jìn)行間隔采樣，輸出采樣后的有效信號。本系統(tǒng)采用ADI公司精度為12 bit的AD9226模數(shù)轉(zhuǎn)換器實(shí)現(xiàn)，其采樣率高達(dá)65Msps，且具有功耗低、價(jià)格低和性能高等優(yōu)點(diǎn)。信號采集電路如圖2所示，信號采集電路默認(rèn)輸入電壓范圍為-5V~+5V，而AD9226電壓輸入范圍為1V~3V，信號經(jīng)過信號調(diào)理電路后便將輸入信號從-5V~+5V衰減至1V~3V。衰減電路的轉(zhuǎn)換公式為：

圖2 信號采集電路

當(dāng)Vin= -5V時(shí)，Vout= 1V；當(dāng)Vin= 5V時(shí)，Vout= 3V。

圖3是采集數(shù)據(jù)時(shí)邏輯分析儀（SignalTap II）抓取的時(shí)序，SignalTap II在Nios II系統(tǒng)調(diào)試的過程中可以捕捉并顯示實(shí)時(shí)信號[10]，加快了系統(tǒng)開發(fā)流程，提高了SOPC系統(tǒng)的操作靈活性。

圖3 數(shù)據(jù)采集測試時(shí)序圖

■ 2.3 數(shù)據(jù)測量模塊

數(shù)據(jù)測量模塊實(shí)現(xiàn)對信號電壓值以及頻率值進(jìn)行測量的功能，數(shù)據(jù)測量模塊由三個(gè)子模塊組成：脈沖生成模塊、峰峰值測量模塊和頻率計(jì)模塊。

（1）脈沖生成模塊實(shí)現(xiàn)AD數(shù)據(jù)轉(zhuǎn)換為脈沖的功能，通過比較輸入信號與觸發(fā)電平的大小，即當(dāng)輸入信號大于觸發(fā)電平值時(shí)，模塊輸出脈沖為高，反之為低。

（2）頻率計(jì)模塊采用等精度測量法對信號進(jìn)行測量，等精度測量法原理圖4所示，在門控時(shí)間內(nèi)對頻率進(jìn)行測量，門控時(shí)間的值是可變的，門控的時(shí)間則是待測信號周期的整數(shù)倍。門控時(shí)間內(nèi)，被測信號計(jì)數(shù)值與頻率的比值等于基準(zhǔn)時(shí)鐘計(jì)數(shù)值與頻率的比值，比值就是門控時(shí)間，即：

圖4 等精度測量原理圖

由式（1）可推出：

式（2）中，f_clk表示被測信號頻率值，f_cnt表示被測信號計(jì)數(shù)值，n_clk表示時(shí)鐘信號頻率，n_cnt表示時(shí)鐘信號個(gè)數(shù)。

（3）峰峰值測量模塊通過不斷比較待測信號周期內(nèi)輸入的采樣值大小，計(jì)算出周期內(nèi)最大值和最小值，從而計(jì)算出信號的峰峰值。

■2.4 波形觸發(fā)及存儲控制模塊

數(shù)字存儲示波器的優(yōu)點(diǎn)是可以觀察到觸發(fā)條件前后的信號波形，在設(shè)計(jì)中通過按下停止鍵可實(shí)現(xiàn)波形重現(xiàn)顯示的功能，使用Verilog HDL硬件描述語言實(shí)現(xiàn)對采集數(shù)據(jù)的觸發(fā)以及存儲功能。

波形觸發(fā)控制模塊的作用是產(chǎn)生精確的采樣起始位置，使得示波器顯示出不重疊的清晰信號波形。波形觸發(fā)控制模塊通過判斷經(jīng)高速AD處理后的信號是否滿足電平觸發(fā)條件以及邊沿觸發(fā)條件，當(dāng)信號滿足觸發(fā)條件時(shí)便將輸出滿足條件的波形實(shí)現(xiàn)觸發(fā)控制功能。

波形存儲控制模塊設(shè)計(jì)中通過例化一個(gè)雙口RAM存儲器并設(shè)置固定的存儲深度用于存儲波形數(shù)據(jù)，存儲深度設(shè)置為屏幕顯示區(qū)域的水平方向分辨率，將處理后的波形數(shù)據(jù)寫入RAM存儲器中，寫入的地址由0到存儲深度，當(dāng)按下示波器屏幕的停止鍵時(shí)，將RAM中存儲的波形數(shù)據(jù)依次讀出即可。在系統(tǒng)中直接調(diào)用“RAM:2-PORT”對其參數(shù)進(jìn)行設(shè)置，其設(shè)置圖如圖5所示。

圖5 雙口RAM參數(shù)設(shè)置圖

■ 2.5 人機(jī)交互模塊

數(shù)字存儲示波器最基本功能就是將采集的波形進(jìn)行顯示，人機(jī)交互模塊負(fù)責(zé)驅(qū)動(dòng)屏幕將波形存儲模塊中的波形數(shù)據(jù)進(jìn)行顯示，通過讀取RAM中數(shù)據(jù)，并將讀出的波形數(shù)據(jù)與屏幕顯示區(qū)域的像素點(diǎn)進(jìn)行對比實(shí)現(xiàn)波形的繪制。過程中根據(jù)用戶的按鍵操作對波形進(jìn)行水平以及垂直方向的移動(dòng)及縮放，波形的縮放和移動(dòng)與RAM地址相關(guān)，根據(jù)縮放比例將RAM中讀出的數(shù)據(jù)進(jìn)行乘除運(yùn)算實(shí)現(xiàn)波形的縮放，通過加減運(yùn)算實(shí)現(xiàn)波形的移動(dòng)。

本系統(tǒng)顯示采用TFT觸摸液晶屏實(shí)現(xiàn)，TFT 觸摸液晶屏具有體積小、分辨率高、色彩豐富等特點(diǎn)。本設(shè)計(jì)選取的是正點(diǎn)原子ATK-4342 RGB LCD電容觸摸屏，分辨率為480×272，不帶集成顯存，因此設(shè)計(jì)中使用DDR2 SDRAM作為屏幕的顯存，通過FIFO將DDR2 SDRAM存儲的界面顯示數(shù)據(jù)讀出并傳輸至屏幕進(jìn)行顯示。

3 系統(tǒng)軟件設(shè)計(jì)

■ 3.1 軟件開發(fā)環(huán)境

本系統(tǒng)通過使用Verilog硬件描述語言編寫相應(yīng)功能的IP核，移植Nios II軟核處理器構(gòu)建片上可編程系統(tǒng)，系統(tǒng)通過Avalon總線將定制的IP核與Nios II相連接。Nios II集成開發(fā)環(huán)境（IDE）是Nios II處理器的軟件開發(fā)工具，為Nios II系統(tǒng)提供了軟件開發(fā)平臺，使用過程中通過此平臺完成SOPC系統(tǒng)的軟件開發(fā)任務(wù)，包括各項(xiàng)復(fù)雜的控制及運(yùn)算。Nios II處理器可根據(jù)用戶實(shí)際需求配置所需的外設(shè)及存儲器接口，增加了系統(tǒng)的功能同時(shí)簡化了電路。

■ 3.2 軟件設(shè)計(jì)概述

在系統(tǒng)中，通過調(diào)用Nios II、JTAG_UART、EPCS_FLASH、TIMER、Avalon-MM Pipeline Bridge以及DDR2等IP核完成Qsys系統(tǒng)的搭建。在Qsys搭建的嵌入式系統(tǒng)中，Nios II處理器是系統(tǒng)控制的核心。本系統(tǒng)軟件設(shè)計(jì)主要為TFT觸摸屏顯示程序，其運(yùn)行在Nios II軟核處理器上，采用自頂向下的編程邏輯進(jìn)行設(shè)計(jì)，設(shè)計(jì)過程中充分利用查詢和判斷功能，提高程序的可讀性。其程序流程圖如圖6所示。

圖6 程序流程圖

系統(tǒng)工作流程如下：開機(jī)后，F(xiàn)PGA芯片從EPCS中的系統(tǒng)中加載數(shù)據(jù)，并開始執(zhí)行命令。首先進(jìn)行系統(tǒng)初始化和顯示界面初始化操作，然后系統(tǒng)進(jìn)入主循環(huán)狀態(tài)檢測屏幕的觸摸中斷信號，通過按鍵狀態(tài)并根據(jù)屏幕像素點(diǎn)的坐標(biāo)判斷用戶操作進(jìn)入相應(yīng)的功能函數(shù)，最后系統(tǒng)按照指定的功能調(diào)用函數(shù)實(shí)現(xiàn)相應(yīng)的操作，根據(jù)系統(tǒng)設(shè)定的功能進(jìn)行工作，并將各項(xiàng)參數(shù)傳送至TFT觸摸屏進(jìn)行顯示。

系統(tǒng)初始化主要包括觸摸中斷初始化和定時(shí)器中斷初始化，觸摸屏中斷作為開始獲取觸摸點(diǎn)坐標(biāo)的標(biāo)志，定時(shí)器中斷作為定時(shí)獲取波形頻率以及峰峰值的信號。顯示界面初始化用以實(shí)現(xiàn)設(shè)定觸摸屏的顯示區(qū)域以及按鍵菜單選項(xiàng)的功能，Nios II處理器根據(jù)TFT驅(qū)動(dòng)初始化程序完成對電容觸摸屏的顯示初始化配置。系統(tǒng)檢測到觸摸中斷信號為高電平后開始對觸摸點(diǎn)坐標(biāo)進(jìn)行處理，根據(jù)輸入的觸摸點(diǎn)坐標(biāo)判斷用戶的按鍵操作，系統(tǒng)進(jìn)行相應(yīng)的功能操作，如果觸摸點(diǎn)坐標(biāo)超過屏幕的有效觸摸區(qū)域，則將此次操作視為無效操作并不做任何功能處理。

■3.3 操作界面顯示軟件設(shè)計(jì)

本系統(tǒng)軟件設(shè)計(jì)主要為TFT觸摸屏顯示程序，根據(jù)示波器功能需求，設(shè)計(jì)出示波器的功能顯示頁面如圖7所示。

圖7 示波器功能顯示界面圖

示波器的操作顯示界面較為復(fù)雜，其中包括示波器的波形、頻率、峰峰值以及功能鍵的顯示，為提高示波器顯示界面的開發(fā)效率，使用Nios II移植μC GUI對示波器的顯示界面進(jìn)行繪制。

根據(jù)示波器顯示總體需求，其顯示界面中包括觸摸功能按鍵的繪制以及數(shù)據(jù)的顯示。示波器觸摸功能包括：波形觸發(fā)控制、波形運(yùn)行控制、波形移動(dòng)控制、波形縮放控制，其有效觸摸區(qū)域?yàn)閮蓚?cè)的示波器功能按鍵，對其余區(qū)域進(jìn)行觸摸操作無效，在系統(tǒng)中調(diào)用GUI_DrawLine() 、GUI_DrawRect()函數(shù)分別實(shí)現(xiàn)示波器界面畫線、畫矩形框的功能。示波器數(shù)據(jù)的顯示包括觸發(fā)邊沿、觸發(fā)電平、頻率、電壓峰峰值、垂直分辨率以及水平分辨率。設(shè)計(jì)過程中對屏幕像素點(diǎn)進(jìn)行讀取并設(shè)定需要顯示數(shù)據(jù)的像素點(diǎn)坐標(biāo)，電壓和頻率值通過讀取硬件模塊傳輸?shù)膮?shù)實(shí)現(xiàn)，而其它的數(shù)據(jù)根據(jù)用戶的觸摸操作處理后進(jìn)行準(zhǔn)確的顯示。

4 系統(tǒng)測試結(jié)果與分析

■ 4.1 波形測試

對系統(tǒng)進(jìn)行測試，圖8是本系統(tǒng)與標(biāo)準(zhǔn)示波器分別測量峰峰值和頻率為4V、1MHz的交流正弦波信號。

圖8 測量對比圖

■4.2 頻率、電壓測試

采用SDG 1032X信號發(fā)生器對示波器進(jìn)行測試，部分參數(shù)測量結(jié)果見表1和表2。

表1 頻率測量值

表2 頻率為1MHz時(shí)正弦波電壓測試值

由表1和表2測試數(shù)據(jù)可知，測量結(jié)果都在測量誤差允許范圍內(nèi)，對其重復(fù)測試表明系統(tǒng)工作穩(wěn)定，可靠性強(qiáng)。

■ 4.3 觸摸按鍵功能測試

與傳統(tǒng)示波器使用按鍵進(jìn)行操作不同，本文設(shè)計(jì)的示波器使用觸摸屏進(jìn)行觸摸操作，經(jīng)測試，當(dāng)點(diǎn)擊觸摸屏的“STOP”按鍵后，便可在屏幕上重現(xiàn)波形數(shù)據(jù)，波形輸出穩(wěn)定，沒有明顯失真。當(dāng)點(diǎn)擊觸摸屏的“AUTO”按鍵后，示波器會(huì)自動(dòng)調(diào)整波形的分辨率、觸發(fā)方式等參數(shù)，使得信號波形以最好的形態(tài)顯示。當(dāng)點(diǎn)擊觸摸屏的“↑↓→←”按鍵后，可實(shí)現(xiàn)對波形水平及垂直方向的平移功能。當(dāng)點(diǎn)擊觸摸屏的“Ver+、Ver-、Hor+、Hor-”按鍵后，可實(shí)現(xiàn)波形水平及垂直方向的縮放功能。當(dāng)點(diǎn)擊觸摸屏的“Edge、Trig+、Trig-”按鍵后，可實(shí)現(xiàn)波形觸發(fā)功能的測試。

5 結(jié)語

本文設(shè)計(jì)的基于SOPC的便攜式數(shù)字存儲示波器，測試表明能夠?qū)崿F(xiàn)了傳統(tǒng)臺式示波器的基本功能。本系統(tǒng)具有體積小、靈活性高、功耗低以及成本低等優(yōu)點(diǎn)，充分體現(xiàn)了SOPC技術(shù)方案的優(yōu)越性，采用該方案設(shè)計(jì)的示波器各項(xiàng)指標(biāo)都達(dá)到了設(shè)計(jì)要求，可以滿足戶外普通測試以及實(shí)驗(yàn)教學(xué)使用。在今后的研究中，為進(jìn)一步提高設(shè)計(jì)性能，可提高示波器的實(shí)時(shí)采樣速率以及示波器測量精度和范圍。