基于有源反饋補(bǔ)償?shù)目焖偎矐B(tài)響應(yīng)LDO 設(shè)計(jì)

陳 昶,劉 斌,張志浩,章國(guó)豪

(1.廣東工業(yè)大學(xué) 信息工程學(xué)院,廣東 廣州 510006;2.廣州穗源微電子科技有限公司,廣東 廣州 510006)

低壓差線性穩(wěn)壓器(LDO)是電源管理芯片的重要模塊,許多微處理器和便攜設(shè)備的電源管理系統(tǒng)會(huì)使用多個(gè)LDO 來提供不同的電壓,LDO 的電壓波動(dòng)會(huì)很大程度上影響系統(tǒng)的性能。傳統(tǒng)LDO 在輸出端會(huì)外接濾波電容,通常為微法(μF)級(jí)別,以實(shí)現(xiàn)良好的穩(wěn)定性和瞬態(tài)響應(yīng)[1]。然而,片外大電容既增加了成本也不適用于片上系統(tǒng)(SoC)的方案。因此,基于無片外電容LDO(CL-LDO)的方案被人們廣泛研究并應(yīng)用于全集成片上系統(tǒng)。

LDO 可以看作是兩級(jí)或三級(jí)放大器,但與正常放大器的區(qū)別是其增益會(huì)隨著負(fù)載大小改變,同時(shí)功率管級(jí)有大的寄生電容,這給頻率補(bǔ)償帶來了挑戰(zhàn)。通常使用的片內(nèi)補(bǔ)償方法有降低Q值補(bǔ)償[2]、嵌套密勒補(bǔ)償或阻尼因子控制補(bǔ)償[3]等。然而,這些方法為了維持寬負(fù)載范圍穩(wěn)定性所需的補(bǔ)償電容通常較大。王超等[4]和茅欣彧等[5]均通過在誤差放大器輸出端加入阻抗衰減器來減小輸出阻抗,增大非主極點(diǎn)頻率來提高相位裕度,但電路功耗會(huì)隨之增大。Bu 等[6]提出的基于微分器的動(dòng)態(tài)零點(diǎn)補(bǔ)償技術(shù)可以實(shí)現(xiàn)低功耗、較高帶寬的LDO 設(shè)計(jì),但電路存在多個(gè)極點(diǎn)和零點(diǎn),設(shè)計(jì)難度較大。Kim 等[7]采用主動(dòng)前饋和反向嵌套密勒補(bǔ)償相結(jié)合的方法,把位于右半平面的零點(diǎn)移到左半平面,從而提高穩(wěn)定性,具有低功耗、高效率的優(yōu)點(diǎn),但電路的瞬態(tài)響應(yīng)表現(xiàn)較差。

CL-LDO 由于沒有片外大電容,負(fù)載快速切換時(shí)輸出會(huì)出現(xiàn)大的過沖(Overshoot,Vos) 和下沖(Undershoot,Vus),對(duì)后續(xù)敏感電路產(chǎn)生較大影響。因此,通常需要增加瞬態(tài)增強(qiáng)電路(Transient Enhancement Circuit,TEC)來改善其瞬態(tài)響應(yīng)表現(xiàn)。Liu 等[8]提出基于超級(jí)源極跟隨器結(jié)構(gòu)設(shè)計(jì)雙環(huán)路來提高瞬態(tài)性能。快速局部環(huán)路具有高帶寬、低增益的特點(diǎn),保證對(duì)負(fù)載變化的快速反應(yīng),高增益的主環(huán)路則保證了良好的調(diào)整率,但電路的最大帶載能力較差且功耗較大。

針對(duì)以上設(shè)計(jì)難點(diǎn),本文設(shè)計(jì)的CL-LDO 采用有源反饋補(bǔ)償,將補(bǔ)償電容通過一個(gè)電流緩沖器(Current Buffer)來保證全負(fù)載范圍穩(wěn)定性的同時(shí)有效減小了補(bǔ)償電容。在不犧牲功耗和效率的前提下,采用自適應(yīng)偏置電路和電容耦合方式的瞬態(tài)增強(qiáng)電路來提高LDO 的瞬態(tài)響應(yīng)性能,同時(shí)大幅減小了輕載到重載切換時(shí)產(chǎn)生的下沖電壓值。

1 有源反饋補(bǔ)償LDO 架構(gòu)及穩(wěn)定性分析

1.1 有源反饋補(bǔ)償LDO 架構(gòu)

區(qū)別于外接片外大電容的傳統(tǒng)LDO 架構(gòu),本文提出的有源反饋補(bǔ)償CL-LDO 架構(gòu)如圖1 所示,輸出端只有幾到幾十皮法(pF)范圍內(nèi)的輸出電容CL。除負(fù)載外,整體電路架構(gòu)還包括帶隙基準(zhǔn)(BGR)、誤差放大器(EA)、功率管、電阻反饋網(wǎng)絡(luò)、頻率補(bǔ)償網(wǎng)絡(luò)、瞬態(tài)增強(qiáng)和自適應(yīng)偏置電路。

圖1 有源反饋補(bǔ)償CL-LDO 架構(gòu)Fig.1 Architecture of active feedback compensation capacitor-less LDO

BGR 提供所需的參考電壓Vref,Vout和Vref為一定的比例關(guān)系。電阻反饋網(wǎng)絡(luò)、EA 及功率管是LDO 的核心電路,共同構(gòu)成負(fù)反饋回路來穩(wěn)定輸出電壓。自適應(yīng)偏置電路通過Msense來檢測(cè)負(fù)載變化,并產(chǎn)生感應(yīng)電流Isense給EA,從而提高整體電路的響應(yīng)速度。TEC 則是通過感應(yīng)Vout的變化給功率管柵極提供快速放電通路。為了驅(qū)動(dòng)大電流,相較于電路的其他晶體管,功率管的寬長(zhǎng)比會(huì)被設(shè)計(jì)得比較大。因此,LDO 的瞬態(tài)響應(yīng)表現(xiàn)通常會(huì)被功率管的柵極的寄生大電容所限制。

1.2 LDO 環(huán)路穩(wěn)定性分析

本文LDO 架構(gòu)中包括兩個(gè)環(huán)路,分別是由誤差放大器和反饋網(wǎng)絡(luò)組成的主環(huán)路以及由自適應(yīng)偏置電路組成的次環(huán)路。由于瞬態(tài)增強(qiáng)電路在電路處于靜態(tài)工作狀態(tài)時(shí)沒有被激活,對(duì)系統(tǒng)沒有施加影響。設(shè)計(jì)中只要保證次環(huán)路的環(huán)路增益始終小于0 dB,此時(shí)整體電路的穩(wěn)定性就只取決于主環(huán)路的相位裕度(Phase Margin,PM)和增益裕度(Gain Margin,GM)。

LDO 的主體電路如圖2 所示,沒有包含偏置電路和基于電容耦合方式的瞬態(tài)增強(qiáng)電路。誤差放大器采用兩級(jí)放大結(jié)構(gòu),提高環(huán)路增益保證良好的線性和負(fù)載調(diào)整率。自適應(yīng)偏置電路[9-10]則由一對(duì)電流-電壓鏡(CVM)和感應(yīng)晶體管Msense組成,CVM 通過內(nèi)部環(huán)路反饋[11]將Msense的漏端與輸出電壓Vout保持大致相等,所以Msense和Mpower有著相同的偏置狀態(tài),感應(yīng)電流將是負(fù)載電流的精確復(fù)制。

圖2 有源反饋補(bǔ)償CL-LDO 主體電路結(jié)構(gòu)Fig.2 Main circuit structure of active feedback compensation CL-LDO

有源反饋頻率補(bǔ)償網(wǎng)絡(luò)由Cm、Ca和電流緩沖器組成。由式(1)表示的等效小信號(hào)傳輸函數(shù)知,在高頻時(shí),Vout的信號(hào)會(huì)通過Ca不衰減地耦合到電流緩沖器的輸入端Va,其中ra為M17 跨導(dǎo)的倒數(shù)1/gm17。隨后信號(hào)將被M17 和MFF 放大送回到Vout,形成快速的反饋回路。因此,補(bǔ)償電容Ca可以變得更小,有利于提高單位增益帶寬(Unit Gain Frequency,UGF),從而提升瞬態(tài)響應(yīng)性能。由于MFF 漏端連接Vout,柵端連接第一級(jí)輸出,從而形成一個(gè)弱推挽(Weak Push-Pull)輸出結(jié)構(gòu)。在重載到輕載切換時(shí),MFF 打開,把多余電流直接流到地,而不對(duì)CL充電以減小Vos。

系統(tǒng)的傳遞函數(shù)為:

式中:Adc=βgm1gm7gmpro1ro2rL,為環(huán)路的直流增益;β=,為反饋系數(shù);gm1、gm7分別為EA 第一級(jí)和第二級(jí)的等效跨導(dǎo);gm17、gmf、gmp分別為M17、MFF、Mpower的等效跨導(dǎo);C1、CL分別為第一級(jí)輸出節(jié)點(diǎn)寄生電容和LDO 輸出端電容;ro1、ro2、rL分別為第一級(jí)、第二級(jí)和輸出級(jí)等效阻抗。經(jīng)補(bǔ)償后系統(tǒng)含有一個(gè)主極點(diǎn)pdom,一對(duì)復(fù)極點(diǎn)p2,3和一個(gè)左半平面零點(diǎn)z。將復(fù)極點(diǎn)頻率推至UGF 外且抑制Q值來保證系統(tǒng)穩(wěn)定性,左半平面零點(diǎn)可以設(shè)置在4 倍UGF 處以提高相位裕度。系統(tǒng)UGF、主極點(diǎn)pdom和左半平面零點(diǎn)z表達(dá)式分別為:

由于復(fù)極點(diǎn)的頻率和品質(zhì)因子Q值會(huì)隨著負(fù)載變化而變化,因此需要分情況分析。

(1)重載時(shí),gmp很大,但gmprL很小,對(duì)傳輸函數(shù)分母的二次項(xiàng)化簡(jiǎn)后解得:

(2)輕載時(shí),Mpower工作在亞閾值區(qū),gmp很小,但gmprL很大,同樣簡(jiǎn)化后得:

重載時(shí),可以通過增加gm17和減小Ca實(shí)現(xiàn)高UGF和高穩(wěn)定性;但輕載時(shí),復(fù)極點(diǎn)頻率接近UGF,大大降低相位裕度,影響穩(wěn)定性,且只能增加gmf來抑制Q值,但會(huì)相應(yīng)增加功耗。因此,低功耗、高UGF 和高穩(wěn)定性之間存在折中,需要通過選擇合適的Ca、gm17和gmf來保證輕載時(shí)的穩(wěn)定性。

2 關(guān)鍵電路設(shè)計(jì)與實(shí)現(xiàn)

2.1 電容耦合方式的瞬態(tài)增強(qiáng)電路

基于電容耦合方式的瞬態(tài)增強(qiáng)電路如圖3 所示,旨在提高電路輕載到重載切換時(shí)的瞬態(tài)響應(yīng)表現(xiàn)。該電路運(yùn)行原理為: 由于MC4 和MC6 存在電流失配,故電路靜態(tài)時(shí)K 點(diǎn)為低電平,MC8 沒有被導(dǎo)通,對(duì)整體電路穩(wěn)定性沒有影響。當(dāng)負(fù)載從輕載到重載切換時(shí),Vout的快速下降被Cf和R2組成的高頻檢測(cè)網(wǎng)絡(luò)檢測(cè)到,導(dǎo)致MC4 源端電壓迅速降低,使得K 點(diǎn)電位抬高,從而讓MC8 導(dǎo)通,提供給功率管柵極寄生大電容一條快速的泄放通道,加快瞬態(tài)響應(yīng),減小Vus。

圖3 瞬態(tài)增強(qiáng)電路Fig.3 Transient enhancement circuit

基于比較器[12]結(jié)構(gòu)的瞬態(tài)增強(qiáng)電路通常需要提供額外的參考電壓,而基于反相器[13]結(jié)構(gòu)的瞬態(tài)增強(qiáng)電路則需要設(shè)計(jì)合適的翻轉(zhuǎn)電壓來觸發(fā)后續(xù)進(jìn)行充放電的晶體管。相比于以上兩種電路,本文的電路結(jié)構(gòu)比較簡(jiǎn)單且魯棒性較強(qiáng),檢測(cè)用的Cf容值僅為450 fF,消耗的電流為2.2 μA,因此該模塊沒有增加太多的版圖面積和電流消耗,實(shí)用性強(qiáng)。

2.2 偏置電路

由圖2 和圖3 知,LDO 總共有三處偏置需要進(jìn)行設(shè)計(jì),分別為誤差放大器、瞬態(tài)增強(qiáng)電路和頻率補(bǔ)償網(wǎng)絡(luò)的偏置。圖4 所示為本文的偏置電路,其中PMOS 偏置均采用低電壓共源共柵(Cascode)結(jié)構(gòu),減少電壓消耗以適應(yīng)低壓工作。瞬態(tài)增強(qiáng)電路的偏置由M5～M8 提供;由于LDO 主體電路采用了自適應(yīng)偏置技術(shù),內(nèi)部每個(gè)晶體管的靜態(tài)工作點(diǎn)會(huì)隨著負(fù)載的改變而改變,電路的穩(wěn)定性會(huì)降低,因此頻率補(bǔ)償網(wǎng)絡(luò)的偏置也需要自適應(yīng)負(fù)載的變化以實(shí)現(xiàn)動(dòng)態(tài)補(bǔ)償。

圖4 偏置電路Fig.4 Bias circuit

當(dāng)無負(fù)載電流時(shí),感應(yīng)電流Isense基本為0;當(dāng)負(fù)載加重時(shí),Isense變大,此時(shí)流過MB9 和MB10 的電流為Ifix加上Isense,Vbp2會(huì)自適應(yīng)電流的變化,從而達(dá)到自適應(yīng)偏置的目的。

3 電路仿真結(jié)果

本文LDO 采用SMIC 180 nm BCD 工藝進(jìn)行設(shè)計(jì),使用Cadence Virtuoso 的Spectre 仿真器進(jìn)行仿真。該電路的輸入電壓范圍為1.4～2 V,輸出電壓典型值為1.2 V,負(fù)載電流的變化范圍為0～100 mA。

當(dāng)負(fù)載電容CL為100 pF 時(shí),不同負(fù)載條件下的環(huán)路頻率響應(yīng)曲線仿真結(jié)果如圖5 所示。當(dāng)無負(fù)載電流時(shí),LDO 的相位裕度最小,為66.5°;負(fù)載電流達(dá)到最大的100 mA 時(shí),相位裕度為70.3°?？梢钥闯?無論輕載還是重載,低頻環(huán)路增益均保持在80 dB 左右,相位裕度均大于60°,滿足系統(tǒng)穩(wěn)定性要求。

圖5 不同負(fù)載下(a)環(huán)路增益和(b)相位裕度的頻率響應(yīng)曲線仿真結(jié)果Fig.5 Simulation results of frequency response curves of(a) loop gain and (b) phase margin under different loads

圖6 所示為相位裕度和UGF 隨負(fù)載電流變化的曲線關(guān)系圖。仿真結(jié)果表明,全負(fù)載范圍內(nèi)的相位裕度均大于60°;且隨著負(fù)載電流的增大,UGF 從無負(fù)載時(shí)的342.1 kHz 增大到最大負(fù)載時(shí)的2.06 MHz。自適應(yīng)偏置電路感應(yīng)的Isense增加了EA 的偏置電流Ibias,導(dǎo)致EA 第一級(jí)等效跨導(dǎo)gm1=增大,其中μp為載流子遷移率,Cox為柵氧化層電容,(W/L)1為M1 的寬長(zhǎng)比,結(jié)合式(3)可知,UGF 隨之增大。重載時(shí)大的UGF 保證了良好的響應(yīng)速度并擴(kuò)寬了PSR 的頻帶范圍。

圖6 相位裕度和UGF 與負(fù)載電流的關(guān)系Fig.6 Phase margin and UGF versus load current

圖7 所示為線性/負(fù)載調(diào)整率(Line/Load Regulation)仿真曲線。經(jīng)計(jì)算,線性和負(fù)載調(diào)整率分別為0.17 mV/V 和6.95 μV/mA,說明具有較高環(huán)路增益的三級(jí)放大結(jié)構(gòu)保證了電路良好的線性和負(fù)載調(diào)整率。

圖7 (a)線性調(diào)整率和(b)負(fù)載調(diào)整率仿真結(jié)果Fig.7 Simulation results of (a) line regulation and(b) load regulation

圖8(a)所示為加入TEC 前后的負(fù)載瞬態(tài)響應(yīng)仿真結(jié)果?？梢钥闯?在0.5 μs 時(shí)間內(nèi),當(dāng)負(fù)載電流在0～100 mA 之間跳變,不含TEC 的Vus為864.3 mV,恢復(fù)時(shí)間為1.7 μs;而含有TEC 的Vus僅為160.5 mV,恢復(fù)時(shí)間為1 μs,Vos為102.5 mV,恢復(fù)時(shí)間為1.6 μs,證明TEC 有效增強(qiáng)了輕載到重載切換的瞬態(tài)調(diào)節(jié)能力。圖8(b)說明在不同工藝角下,LDO 均有良好的負(fù)載瞬態(tài)特性。

圖8 (a)加入TEC 前后和(b)不同工藝角下的負(fù)載瞬態(tài)響應(yīng)曲線Fig.8 Load transient response curves (a)with or without TEC and (b) under different process corners

表1 為本文設(shè)計(jì)的LDO 與其他相關(guān)文獻(xiàn)中LDO的性能參數(shù)對(duì)比。從對(duì)比結(jié)果中可以看出,本文設(shè)計(jì)的LDO 使用的補(bǔ)償電容較小,在靜態(tài)功耗、瞬態(tài)響應(yīng)特性、恢復(fù)時(shí)間等方面也具有優(yōu)勢(shì)。

表1 本文與其他文獻(xiàn)的LDO 性能參數(shù)對(duì)比Tab.1 Comparison of LDO performance parameters in this paper with other literatures

4 結(jié)論

本文基于有源反饋補(bǔ)償設(shè)計(jì)了一款高瞬態(tài)響應(yīng)、高效率的無片外電容LDO。采用的有源反饋頻率補(bǔ)償有效緩解了傳統(tǒng)頻率補(bǔ)償方案中片上電容較大的問題,且改善了零負(fù)載時(shí)的穩(wěn)定性,減小了面積和功耗。通過采用自適應(yīng)偏置和電容耦合方式的瞬態(tài)增強(qiáng)電路,增強(qiáng)了瞬態(tài)響應(yīng)性能的同時(shí)保證電路運(yùn)行時(shí)的高效率。仿真結(jié)果表明,使用以上技術(shù),無負(fù)載時(shí)靜態(tài)電流為16.5 μA,重載時(shí)上升到189.7 μA,此時(shí)效率為99.8%,片上集成總電容僅為2.05 pF,0～100 mA 負(fù)載電流切換時(shí)過沖和下沖分別為102.5 mV 和160.5 mV,恢復(fù)時(shí)間均小于2 μs,特別是瞬態(tài)增強(qiáng)電路大大優(yōu)化了下沖幅度,改善了負(fù)載瞬態(tài)響應(yīng)的表現(xiàn),且負(fù)載和線性調(diào)整率性能較好,能夠滿足如振蕩器、MCU 等應(yīng)用對(duì)電源高效率、高穩(wěn)定性、快速瞬態(tài)響應(yīng)的需求。