人工智能在計算機網絡技術中的應用探究
——以基于人工智能的計算機網絡芯片為例

李 淼

（重慶中煙工業(yè)有限責任公司黔江卷煙廠，重慶 409000）

0 引 言

人工智能與計算機網絡技術結合是當下計算機網絡技術發(fā)展的主要趨勢。在計算機網絡技術中應用人工智能，能夠進一步完善計算機網絡系統(tǒng)，豐富計算機功能，形成具有更多功能、更具智能化的產品或應用技術。在本文計算機智能芯片的研究探索過程中，工作人員根據(jù)實際情況確定芯片的研發(fā)需求，并將該需求有計劃地融入人工智能，搭建循環(huán)神經網絡，促使芯片具備智能化性能，從而滿足計算機的多種應用需求，提升計算機系統(tǒng)運行性能，充分體現(xiàn)人工智能的應用優(yōu)勢。

1 人工智能在計算機網絡技術中的應用優(yōu)勢

現(xiàn)如今，人工智能在計算機網絡技術中的應用已經取得一定成效，在一定程度上推動了計算機網絡技術的發(fā)展，促使計算機網絡技術具備更豐富的功能與更強的適用性，為現(xiàn)代社會發(fā)展提供支持。在計算機網絡技術上一個階段的發(fā)展中，網絡技術的普及與應用提升了人們的生活水平，但也存在一些問題，如計算機網絡技術功能較少、處理速度較慢，限制了計算機網絡技術的高性能發(fā)展。而人工智能自誕生以來，以智能化、高效化、便捷化優(yōu)勢融入計算機網絡技術領域，其與計算機網絡技術的融合促使計算機的數(shù)據(jù)處理能力得到極大提升，極大程度提高了計算機的安全防護等級、運行速率［1］。

人工智能在計算機網絡技術中的應用優(yōu)勢具體可以體現(xiàn)在以下兩個方面。第一，有助于提高計算機系統(tǒng)的信息處理能力。在大數(shù)據(jù)技術、網絡技術廣泛應用的過程中產生了大量非結構化數(shù)據(jù)，這類數(shù)據(jù)對傳統(tǒng)信息處理模式提出了挑戰(zhàn)，而傳統(tǒng)信息處理模式的技術水平有限、思維模式單一，很難有效、及時地處理海量非結構化數(shù)據(jù)，數(shù)據(jù)處理難度日益增加。如何加強數(shù)據(jù)的處理能力是需要人們解決的重要問題。人工智能技術能夠在計算機系統(tǒng)的功能基礎上全面考量數(shù)據(jù)處理結構，及時發(fā)現(xiàn)數(shù)據(jù)處理過程中的問題，還能夠采用人工智能算法、神經網絡完善數(shù)據(jù)處理方式，優(yōu)化數(shù)據(jù)處理流程，從而提高不同類型數(shù)據(jù)的處理速度與精準性。人工智能在計算機網絡技術中應用之后，還可以簡化計算機系統(tǒng)的處理流程，為數(shù)據(jù)處理、信息處理提供更優(yōu)質的方案［2］。第二，能夠提高計算機網絡系統(tǒng)的安全性能。網絡具有較強的虛擬性與開放性，無論是企業(yè)內網，還是工業(yè)網絡，均無法完全消除網絡安全風險，只能依靠各種技術手段控制風險，提高計算機網絡系統(tǒng)的安全性能。人工智能本身具備神經網絡、循環(huán)神經網絡、專家?guī)斓葍?yōu)勢，能夠充分發(fā)揮自身優(yōu)勢，精準分析各項網絡活動、數(shù)據(jù)資料、瀏覽軌跡中存在的風險隱患，實時監(jiān)控網絡運行情況，加強對網絡漏洞、網絡安全的控制，以更低的成本保證計算機網絡運行安全。

2 基于人工智能的計算機網絡芯片分析

2.1 芯片研發(fā)背景

嵌入式人工智能處理器是一種基于人工智能的計算機網絡芯片，內部包含循環(huán)神經網絡結構。近兩年，技術人員對人工智能在計算機網絡技術中的應用研究不再局限于軟件系統(tǒng)層面，而是拓展到了硬件層面，如集成電路芯片。在研究的過程中逐步衍生出與人工智能有關的計算機芯片，傳統(tǒng)的FPGA、ASIC 芯片是基于馮諾依曼架構的芯片，可以實現(xiàn)處理器與儲存器的分布式布局，但是仍然沒有將內部存儲器與中央處理器（Central Processing Unit，CPU）集成起來，只是小容量地臨時儲存在CPU 上。

基于此種情況，技術人員在計算機網絡芯片的研究過程中引入人工智能，根據(jù)人工智能的深度學習理論、神經網絡結構設計芯片。技術人員根據(jù)CPU、圖形處理器（Graphics Processing Unit，GPU）計算能力與效率需求，考慮其在人工智能方面的應用需求，設計特殊的算法，這樣就能夠獲得更小體積、更大容量、更低功耗、更高性能的人工智能計算機網絡芯片。

根據(jù)基于人工智能的計算機網絡芯片的研究成果，目前的人工智能計算機網絡芯片主要集中于圖像識別、計算機視覺、安防監(jiān)控等方面，缺乏在機器翻譯、語音識別、智能化檢測等方面的研發(fā)。因此，本次芯片研究中，技術人員致力于增強人工智能芯片的可編程能力，充分發(fā)揮神經網絡優(yōu)勢，促使其可以通過下達指令集、神經元計算電路、輸入輸出系統(tǒng)與儲存系統(tǒng)完成循環(huán)神經網絡中對記憶神經網絡的部署，進一步拓展人工智能在計算機網絡技術中的應用廣度與深度［3］。

2.2 技術支持

本文的人工智能計算機網絡芯片得到的人工智能技術支持如下。

2.2.1 深度學習神經網絡

深度學習是在人工智能神經網絡基礎上提出的概念，是指一種具備N 個隱藏層的多層感知學習結構，早在20 世紀90 年代就已經應用于計算機網絡技術，但由于當時的技術水平有限，所得到的應用效果不是很理想。本次研究中，深度學習神經網絡作為芯片的機器學習算法，遵循神經網絡運行規(guī)律實現(xiàn)對人腦視聽嗅、思考的模擬。在芯片設計與研究環(huán)節(jié)，以信息數(shù)據(jù)處理為導向，搭建神經網絡模型，形成不同的神經回路結構，回路結構中的不同節(jié)點是用于連接信號、設定加權值權重的，也具備儲存器的功能。這樣設計之后，芯片內網絡的輸出會根據(jù)激活函數(shù)的變化而變化，呈現(xiàn)出人工智能的特點。

2.2.2 循環(huán)神經網絡

循環(huán)神經網絡是神經網絡的拓展，既能夠計算輸出解耦股，也可以進行權重更新，且在縱向上可以存在多層神經網絡。與傳統(tǒng)神經網絡不同的是，循環(huán)神經網絡能夠根據(jù)時間維度的變化構建模型，形成時間序列樣本。本次芯片中的循環(huán)神經網絡在簡化之后由基本輸入層、輸出層、隱藏層構成，能夠得到抽象的時間序列。

2.2.3 可重構芯片技術

在人工智能技術上形成的人工智能計算機網絡芯片，也是本文研究的最終目標。一般來說，融入人工智能的芯片均稱為人工智能芯片。在本次芯片的設計與研究中，技術人員利用可重構計算技術實現(xiàn)軟件定義芯片的目標，促使硬件結構與模塊功能可以在軟件變化的同時發(fā)生變化。在融入可重構芯片技術之后，計算機網絡軟件系統(tǒng)的參數(shù)發(fā)生變化，芯片的硬件參數(shù)也隨之發(fā)生變化，之后技術人員對實現(xiàn)芯片功能的硬件進行模塊化設計［4］。

3 人工智能在計算機網絡芯片中的應用方法

在基于人工智能的計算機網絡芯片實際設計中，技術人員可以將長短期記憶網絡模塊架構作為設計基礎，分別完成神經元計算單元的設計、控制核單元的設計、外儲存單元的設計，促使芯片具備可編程能力，使其能夠充分滿足計算機網絡系統(tǒng)的運行需求［5］。

3.1 神經元計算單元的設計

神經元計算單元是人工智能芯片設計的核心，通過神經元計算單元的搭建，能夠實現(xiàn)多種層次的神經網絡。人工神經元計算單元的主要工程分為儲存、計算、控制3 個部分，其中儲存單元包括臨時內存、參數(shù)儲存，這是考慮到計算機網絡可能會產生臨時內存需求而設計的；計算主要是乘法與加法模塊，由激活函數(shù)模塊、地質生成模塊構成，能夠滿足更多不同類型神經網絡的需求；控制單元是由配置鏈模塊形成，可以識別不同神經網絡的配置文件及數(shù)據(jù)參數(shù)。

人工神經元計算單元中，長短期記憶的神經網絡中包含16 個人工神經元，分別負責模擬長期記憶與短期記憶。技術人員計算基礎模塊的人工神經元計算單元，流程如下：

輸入in_CFG

輸入in_Weight 參數(shù)

輸入in_Data（配置流引導之下輸入）

在初始化配置環(huán)節(jié)，先在in_CFG 端口中輸入控制參數(shù)，激活計算機網絡模式，之后分別激活函數(shù)閾值、輸入節(jié)點、計算機網絡層、輸出節(jié)點等，其中輸入節(jié)點與輸出節(jié)點的配置鏈參數(shù)結構相似［6］。初步設計完成之后，計算單元的SRAM 只有6K，儲存量較小，但是在之后計算機的網絡層分配中，當每個神經元權重數(shù)據(jù)均大于6K 時，神經網絡會自動優(yōu)化、調整分層，從而滿足不同數(shù)量的計算需求。

3.2 控制核單元的設計

搭建長短期記憶神經網絡時，技術人員將4 個門的概念內嵌在神經元單元中，但是這樣的設計會影響芯片的可重構性，而且神經元內部構造較為復雜，不同門之間的輸出數(shù)據(jù)存在較大差異，不具備可觀測分析性，而且這樣設計也會降低芯片使用中的運行速率。因此，技術人員提出了“不改變神經元單元結構”的要求：以現(xiàn)階段的16 個神經計算單元為基準，分別給4 組神經元輸入數(shù)據(jù)，在每組神經元計算單元中實現(xiàn)輸入門、輸出門、細胞狀態(tài)門、遺忘門這4 個概念。這樣設計之后得到控制核單元結構，預安裝環(huán)境（Preinstallation Environment，PE）單元就是本芯片中的神經元計算單元，“PE 外”框中的內容是神經元計算單元運行之后得到的數(shù)據(jù)，之后分別進行點乘、點加，將輸出的計算結果傳輸?shù)脚R時內存模塊、雙倍速率（Double Data Rate，DDR）儲存模塊。實際計算時，若輸入的數(shù)據(jù)流為128 個節(jié)點，則可以考慮將這些節(jié)點數(shù)分為兩組，每組分別進行4 次內核計算，在每次計算中將兩份樣本數(shù)據(jù)分別提供給長短期記憶的神經網絡，得到4 個門的輸出數(shù)據(jù)，這樣計算完成之后就會得到長短期記憶神經網絡輸出數(shù)據(jù)［7］。

3.3 外儲存單元

外儲存單元是基于片上片基礎的儲存器，不同的儲存容量伴隨不同的讀寫權限。在本次設計中，技術人員根據(jù)人工神經元計算單元的實際情況，引入靜態(tài)隨機存取存儲器（Static Random-Access Memory，SRAM）內存、DDR 片外片儲存器，這是為了滿足更大體量的數(shù)據(jù)儲存與處理需求［8］。根據(jù)長短期記憶的神經網絡結構，技術人員考慮到儲存多種類型數(shù)據(jù)的需求，對儲存中間細胞狀態(tài)數(shù)據(jù)進行設計，采用了8K 的SRAM 儲存器；此時儲存器僅保持通電狀態(tài)，就可以讓內部數(shù)據(jù)以一種持續(xù)的高性能速率狀態(tài)被儲存下來。之后，基于SRAM 儲存器開發(fā)DDR SDRAM，也就是在上升邊緣、下降邊緣同時執(zhí)行數(shù)據(jù)傳輸指令，提高數(shù)據(jù)讀取效率。隨著讀取速率的提升，DDR 的性能得以提高，可以實現(xiàn)更高的工作效率，降低功耗。技術人員給芯片配置DDR3 存儲器模塊，上層采用MIG IP 核進行控制，采用FPGAs 作為內存接口。需要注意的是，F(xiàn)PGAs 需要具備專門的時鐘路由器，確保I/O 內的路由與時鐘路由保持高速同步狀態(tài)，這就需要對DDR3 接口進行垂直排列，控制高度為3 排，單獨設定hiden 數(shù)據(jù)，根據(jù)給定地址指針的第24 位開始寫入輸出網絡數(shù)據(jù)，促使地址指針隨著網絡循環(huán)形成讀寫操作，完成循環(huán)計算。技術人員通過這樣的設計，能進一步拓展芯片的可編程功能，讓用戶可以根據(jù)自己的需求編寫指令，靈活使用基于人工智能的計算機網絡芯片。

4 結語

從本文研究可以發(fā)現(xiàn)，人工智能技術在計算機網絡技術中的應用能夠極大促進網絡技術的發(fā)展，形成具有更多功能的網絡技術形式，滿足不同人員的需求。從當下計算機網絡技術的應用情況來看，計算機網絡技術與人工智能的融合已經成為必然趨勢，這也讓我國計算機網絡技術發(fā)展到新的高度。今后，要想繼續(xù)推進人工智能在計算機網絡技術中的應用，就要先確定應用需求，有具體的方向之后，搭建智能化的網絡構架，借助人工智能中的神經網絡、計算功能研發(fā)新的應用技術或者產品，如人工智能計算機網絡芯片，為我國計算機網絡技術的應用與發(fā)展提供技術支持。