一種邏輯電路自動(dòng)上下電電測(cè)系統(tǒng)的設(shè)計(jì)

魏建中，王希清

杭州士蘭微電子股份有限公司，浙江 杭州 310012

0 引言

隨著電子信息集成技術(shù)的發(fā)展，企業(yè)對(duì)項(xiàng)目進(jìn)度要求越來(lái)越緊，對(duì)設(shè)備可靠性的要求也越來(lái)越高，很多人工做的費(fèi)時(shí)費(fèi)力的工作可以由電子信息集成裝置來(lái)解決。在半導(dǎo)體集成電路設(shè)計(jì)領(lǐng)域，在實(shí)際的測(cè)試驗(yàn)證階段，經(jīng)常需要對(duì)設(shè)計(jì)的芯片進(jìn)行上下電功能測(cè)試。此時(shí)，在很多實(shí)際操作中這種測(cè)試就需要人力去不停地上電、下電，重復(fù)著頻繁而機(jī)械的操作。這種靠人工手動(dòng)切斷或閉合電源來(lái)完成待測(cè)設(shè)備的運(yùn)轉(zhuǎn)與關(guān)斷，自動(dòng)化程度低，操作可靠性差[1]。

本文利用電子信息集成技術(shù)研究開發(fā)出一種基于嵌入式系統(tǒng)的自動(dòng)化上下電測(cè)試裝置。該測(cè)試裝置面向邏輯電路的上下電功能測(cè)試，其內(nèi)部集成多種邏輯電路的相關(guān)信息，在具體的測(cè)試中，輸入選擇具體的邏輯電路種類名稱，就會(huì)自動(dòng)控制電子開關(guān)，實(shí)現(xiàn)對(duì)待測(cè)邏輯電路的通斷電開關(guān)控制，從而達(dá)到定時(shí)開關(guān)、自動(dòng)控制上下電測(cè)試的目的。試驗(yàn)證明，該裝置制備方法簡(jiǎn)單、效率高、成本低廉、便于維護(hù)。

1 基本原理

本文研究的邏輯電路的上下電測(cè)試系統(tǒng)基于電子信息集成技術(shù)，以ARM處理器為控制核心。系統(tǒng)主要由幾個(gè)模塊組成：主處理器模塊、存儲(chǔ)模塊、電子開關(guān)模塊、顯示模塊、串口通信模塊、電流采集模塊、邏輯信號(hào)采集模塊。整個(gè)系統(tǒng)框圖如圖1所示。

圖1 系統(tǒng)框圖

首先，上電初始化后，通過(guò)人機(jī)交互界面輸入選擇需要測(cè)試驗(yàn)證的電路，設(shè)置循環(huán)測(cè)試周期、設(shè)置定時(shí)開關(guān)時(shí)間，運(yùn)行時(shí)顯示模塊會(huì)實(shí)時(shí)顯示工作狀態(tài)。電流采集模塊主要采集上電后電路的工作電流，邏輯信號(hào)采集模塊主要是對(duì)邏輯電路的輸出信號(hào)進(jìn)行電光電隔離處理再傳送到主處理器模塊；主處理器模塊讀取存儲(chǔ)模塊中相應(yīng)的配置信息后，通過(guò)信號(hào)源模塊對(duì)待測(cè)邏輯信號(hào)發(fā)送相應(yīng)的邏輯信號(hào)，根據(jù)采集的電流信號(hào)及邏輯輸出信號(hào)，分析判斷電路上電后是否正常，正常則切斷電源，并計(jì)數(shù)+1，等下一個(gè)上下電循環(huán)；在任一上下電循環(huán)周期內(nèi)，如果處理器判斷失效，則上下電測(cè)試結(jié)束并報(bào)警。

2 系統(tǒng)組成

2.1 主處理器模塊

主處理器模塊選用ST公司的主控芯片，其所采用的STM32F103ZET6是由意法半導(dǎo)體公司出品的一款144腳的32位Cortex-M3內(nèi)核芯片，是專門用于設(shè)計(jì)低功耗、高性能、低成本的主控芯片。芯片內(nèi)部擁有512k閃存控制器和64k片內(nèi)RAM，支持在線編程（IPA）的片內(nèi)FLASH，具有高達(dá)72MHz的工作頻率，數(shù)據(jù)、指令分別走不同的流水線，以確保CPU運(yùn)行速度達(dá)到最大化擁有多達(dá)80個(gè)的IO端口（大部分GPIO管腳兼容5V邏輯電平）和片內(nèi)外設(shè)，片內(nèi)雙RC晶振提供8MHz和32kHz的頻率，支持片外高速（8MHz）與低速（32kHz）晶振。其中片外低速晶振可用于CPU的實(shí)時(shí)時(shí)鐘，其自帶的后備電源引腳可用于保證系統(tǒng)掉電后的時(shí)鐘運(yùn)行。包含3個(gè)12位ADC、4個(gè)通用定時(shí)器、2個(gè)高級(jí)定時(shí)器、2個(gè)基本定時(shí)器，此外還包含、3路SPI接口、2路IIS接口、2路IIC接口、5路USART等[2-8]通信接口。

2.2 存儲(chǔ)模塊

存儲(chǔ)模塊存儲(chǔ)的主要是多個(gè)邏輯電路的相關(guān)配置信息，包括工作電源、邏輯輸入信號(hào)設(shè)置等。本設(shè)計(jì)存儲(chǔ)模塊采用SPI總線結(jié)構(gòu)的W25Q128來(lái)存儲(chǔ)待測(cè)芯片的相關(guān)信息。W25Q128是華邦的一款NOR Flash存儲(chǔ)器[9]，這款芯片內(nèi)部容量為128M-bit（即16M-byte）。一般來(lái)說(shuō)FLASH芯片要改寫某部分物理存儲(chǔ)空間的數(shù)據(jù)時(shí)，必須首先對(duì)一定物理存儲(chǔ)空間進(jìn)行擦除，通常稱其最小的擦除空間為扇區(qū)。W25Q128有4096個(gè)可擦除扇區(qū)，每個(gè)扇區(qū)4KB（即4096字節(jié)），利用不同的擦除指令還可以一次性進(jìn)行8個(gè)扇區(qū)、16個(gè)扇區(qū)或整片擦除。該芯片能夠支持的時(shí)鐘頻率可高達(dá)133MHz，其原理如圖2所示。

圖2 存儲(chǔ)原理圖

2.3 電子開關(guān)模塊

本設(shè)計(jì)的電子開關(guān)采用由NPN和PNP三極管形成的組合來(lái)控制繼電器的吸合和斷開，從而控制待測(cè)芯片電源上下電的通斷，其原理如圖3所示。

圖3 電子開關(guān)原理圖

2.4 顯示模塊

顯示模塊主要用來(lái)顯示被測(cè)芯片型號(hào)、被測(cè)芯片上下電循環(huán)的次數(shù)、被測(cè)芯片工作電流、定時(shí)開時(shí)間、定時(shí)關(guān)時(shí)間等相關(guān)信息。本設(shè)計(jì)的顯示單元采用VK1625B，其是一個(gè)內(nèi)部具有64×8顯示內(nèi)存的點(diǎn)陣式LCD驅(qū)動(dòng)控制電路。主處理器STM32F103ZET6可通過(guò)3線或4線串行接口配置相關(guān)的顯示參數(shù)和發(fā)送需要顯示的數(shù)據(jù)，也可由STM32F103ZET6通過(guò)指令控制使其進(jìn)入省電模式。VK1625B作為顯示單元，實(shí)際應(yīng)用時(shí)線路簡(jiǎn)單、軟件程控方便，可以適用于多樣化的LCD應(yīng)用線路。本設(shè)計(jì)的顯示原理如圖4所示，采用四線串行控制方式。

圖4 顯示原理圖

2.5 串口通信模塊

本設(shè)計(jì)采用的串口是為了便于串口終端在電腦實(shí)時(shí)顯示打印測(cè)試數(shù)據(jù)。由于目前電腦基本沒(méi)有串口，本設(shè)計(jì)采用USB轉(zhuǎn)UART串口的通信方式，USB轉(zhuǎn)UART串口通信芯片采用CH340G芯片，其是一個(gè)USB總線的轉(zhuǎn)接芯片。CH340G芯片內(nèi)置了USB上拉電阻，在實(shí)際設(shè)計(jì)時(shí)，CH340G外圍電路設(shè)計(jì)簡(jiǎn)單，UD+和UD-引腳可直接連接到USB總線上。需要注意的是CH340G芯片正常工作時(shí)需要外部向XI引腳提供12MHz的時(shí)鐘信號(hào)。本設(shè)計(jì)采用的串口通信原理如圖5所示。

圖5 USB轉(zhuǎn)串口原理圖

2.6 電流采集接口

因?yàn)樵诓煌Ｑh(huán)的上下電過(guò)程中，被測(cè)芯片在測(cè)試過(guò)程中有可能出現(xiàn)斷路或短路現(xiàn)象，因此在實(shí)際測(cè)試中，需要監(jiān)測(cè)電源工作電流。電流測(cè)量通常采用在被測(cè)電路中串聯(lián)一只小阻值的取樣電阻的方式來(lái)進(jìn)行I/V轉(zhuǎn)換[10]。為了實(shí)現(xiàn)對(duì)待測(cè)邏輯電路工作電源電流的高精度高質(zhì)量監(jiān)測(cè)，采用一種高精密電流檢測(cè)放大器MAX471。利用MAX471的I/V轉(zhuǎn)換實(shí)現(xiàn)對(duì)待測(cè)邏輯電路工作電源電流的測(cè)量（圖6），其內(nèi)置電阻精度高，可以和任意電源共地應(yīng)用，將經(jīng)過(guò)MAX471 I/V轉(zhuǎn)換來(lái)的結(jié)果送MAX1361進(jìn)行模數(shù)變換，并由MAX1361實(shí)現(xiàn)對(duì)電源電流的監(jiān)測(cè)。

圖6 電流采集原理圖

本系統(tǒng)采用的模數(shù)轉(zhuǎn)換器MAX1361是一種10位、4路、低功耗能夠提供中斷輸出的模數(shù)轉(zhuǎn)換器，內(nèi)部有數(shù)字可編程窗口比較器，因具備中斷輸出特性可廣泛應(yīng)用在自動(dòng)系統(tǒng)監(jiān)控中。MAX1361內(nèi)集成了一個(gè)1.7MHz高速I2C兼容的2線串行接口。主處理器可以通過(guò)I2C讀取電流采樣數(shù)據(jù)。在普通模式下該接口連續(xù)讀取ADC轉(zhuǎn)換結(jié)果時(shí)，最高可支持的最大轉(zhuǎn)換速率。

2.7 邏輯信號(hào)采集模塊

本設(shè)計(jì)邏輯電路輸出都是脈沖信號(hào)輸出，只需監(jiān)控輸出信號(hào)翻轉(zhuǎn)波形是否正常，重點(diǎn)是監(jiān)測(cè)翻轉(zhuǎn)頻率是否與設(shè)計(jì)目標(biāo)一致。為避免干擾因素影響，本設(shè)計(jì)采用光耦PC817來(lái)對(duì)信號(hào)進(jìn)行電—光—電的轉(zhuǎn)換，實(shí)現(xiàn)輸入與輸出電信號(hào)之間互相隔離的作用，因?yàn)檩斎牒洼敵鲋g用光耦進(jìn)行電—光—電的轉(zhuǎn)換，光耦兩端的電信號(hào)不存在直接的電連接，電絕緣能力高，再加上在實(shí)際運(yùn)行中，同一時(shí)刻電信號(hào)只允許沿一個(gè)方向進(jìn)行數(shù)據(jù)傳輸，因此可實(shí)現(xiàn)輸入與輸出之間互相隔離（圖7），因而能夠提高本系統(tǒng)的抗干擾能力。

圖7 信號(hào)隔離原理圖

3 結(jié)語(yǔ)

在邏輯電路的上下電測(cè)試驗(yàn)證中引入該基于電子信息集成技術(shù)的自動(dòng)化上下電測(cè)試裝置，實(shí)踐證明，通過(guò)主處理器對(duì)待測(cè)邏輯電路的后端輸出信號(hào)及工作電源電流的結(jié)合監(jiān)控，能夠高效地實(shí)現(xiàn)自動(dòng)上下電和自動(dòng)監(jiān)測(cè)，相比傳統(tǒng)的人工方式，無(wú)論在效率還是可靠性等方面均有了極大的提高。實(shí)踐表明，本設(shè)計(jì)高效、可靠，對(duì)提高工作效率具有積極意義。