基于雙極工藝的高速M(fèi)OSFET柵驅(qū)動電路

邱旻韡，屈柯柯，李思察，郭 剛

（1.中國電子科技集團(tuán)公司第五十八研究所，江蘇無錫 214035;2.中國原子能科學(xué)研究院，北京 102413）

1 引言

功率集成電路是集成電路中非常重要的一類。目前常用的功率器件主要有3種：雙極型晶體管、金屬-氧化層-硅-場效應(yīng)晶體管（MOSFET）以及絕緣柵雙極型晶體管（IGBT）。雙極型晶體管性能較差，已不是主流的功率器件；IGBT雖然性能優(yōu)良，但是價(jià)格較高；而MOSFET在性能和價(jià)格方面做到了很好的平衡，應(yīng)用最為廣泛。目前，功率MOSFET的驅(qū)動電路主要采用互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）工藝實(shí)現(xiàn)[1-4]。在高壓功率驅(qū)動電路中，采用CMOS工藝實(shí)現(xiàn)功率驅(qū)動電路中的驅(qū)動器件時(shí)，高壓MOSFET器件的閾值電壓較高，導(dǎo)致器件的導(dǎo)通電阻較大，器件的導(dǎo)通損耗較大。當(dāng)驅(qū)動電路長時(shí)間工作時(shí)，較大的導(dǎo)通損耗會增加驅(qū)動電路的溫升，降低器件的工作壽命。與此同時(shí)，被驅(qū)動的功率MOSFET器件寄生電容較大，柵極-漏極寄生電容還要考慮密勒效應(yīng)，導(dǎo)致寄生電容進(jìn)一步增加。為了高速驅(qū)動功率MOSFET器件，驅(qū)動電路的高側(cè)/低側(cè)驅(qū)動器件必須能夠瞬間輸出大電流，但是MOSFET器件輸出電流與器件柵極-源極電壓的平方成線性關(guān)系，因此器件輸出跨導(dǎo)的效率不高，為了能夠提高驅(qū)動速度，驅(qū)動器件面積都較大，這會增加驅(qū)動電路的芯片面積，抬高經(jīng)濟(jì)成本。此外，文獻(xiàn)[1-3]提出的驅(qū)動電路高側(cè)驅(qū)動器件與低側(cè)驅(qū)動器件采用NMOS器件，為了降低高側(cè)驅(qū)動器件的導(dǎo)通電阻，需要在片外集成柵極自舉電容，外圍應(yīng)用較為復(fù)雜；文獻(xiàn)[4]提出的高側(cè)驅(qū)動器件與低側(cè)驅(qū)動器件分別采用PMOS與NMOS器件，電路工作時(shí)，驅(qū)動管的過驅(qū)動電壓接近電源電壓，需要工藝提供柵極-源極耐高壓的厚柵氧器件，對于設(shè)計(jì)工藝的依賴較大。

常溫下雙極工藝NPN/PNP器件的基極-發(fā)射極閾值電壓只有0.6 V（MOSFET器件普遍在1 V以上），因此與CMOS工藝的驅(qū)動電路相比，雙極工藝驅(qū)動電路擁有更低的導(dǎo)通損耗和更長的使用壽命；同時(shí)雙極型器件輸出電流與基極-發(fā)射極電壓成指數(shù)關(guān)系，器件輸出跨導(dǎo)效率相比MOS器件顯著增加，同等面積下可以比MOS器件得到更大的輸出電流，因此采用雙極工藝實(shí)現(xiàn)的驅(qū)動電路可以有效減小芯片面積，提高經(jīng)濟(jì)效益。國內(nèi)外已經(jīng)研制出了多種基于雙極工藝的柵驅(qū)動電路[5-7]。文獻(xiàn)[5]采用級聯(lián)達(dá)林頓結(jié)構(gòu)驅(qū)動功率管，但并沒有內(nèi)置死區(qū)時(shí)間控制電路，可靠性不高；文獻(xiàn)[6]采用雙極互補(bǔ)金屬氧化物半導(dǎo)體（BiCMOS）工藝，工藝復(fù)雜、成本較高；文獻(xiàn)[7]采用甲乙類推挽輸出驅(qū)動結(jié)構(gòu)，在過零翻轉(zhuǎn)點(diǎn)附近存在明顯的交越失真，驅(qū)動器整體性能不夠理想。

為了解決CMOS工藝功率驅(qū)動電路驅(qū)動能力弱、可靠性不高的問題，本文提出了一種基于雙極工藝的功率MOSFET驅(qū)動電路，大幅提升了功率驅(qū)動電路的驅(qū)動效率，并保證了優(yōu)良的電路可靠性。

2 雙極工藝功率柵驅(qū)動電路設(shè)計(jì)

本文提出的基于雙極工藝的功率柵驅(qū)動電路結(jié)構(gòu)如圖1所示。本電路主要由2部分構(gòu)成：死區(qū)時(shí)間控制電路和功率驅(qū)動電路。死區(qū)時(shí)間控制電路采用低壓電源（5 V）供電，以降低該模塊的功耗；功率驅(qū)動電路可以在更寬的電源電壓條件下（5～35 V）工作，使得柵驅(qū)動輸出信號可以匹配更多的功率器件。電源電壓VDD=5 V，VIN為功率驅(qū)動電路電源電壓，VOUT為功率驅(qū)動電路的輸出電壓，CL為負(fù)載電容。

圖1 本文提出的雙極工藝功率柵驅(qū)動電路

2.1 死區(qū)時(shí)間控制電路設(shè)計(jì)

死區(qū)時(shí)間控制電路設(shè)計(jì)的目的是防止功率驅(qū)動電路中的驅(qū)動管BN4和BN2同時(shí)導(dǎo)通。因?yàn)橐坏┏霈F(xiàn)這種情況，電源會直接接地形成短路，使得BN4和BN2因?yàn)榱鬟^大電流而燒毀失效。

在本文提出的死區(qū)時(shí)間控制電路中，主通路為BN8、R8、R9與BN6、R3、R4構(gòu)成的級聯(lián)傳輸鏈路，兩者級聯(lián)后形成達(dá)林頓級聯(lián)驅(qū)動結(jié)構(gòu)，以便高速控制功率驅(qū)動電路；死區(qū)時(shí)間控制電路的核心部分由R5、BN7、R6、C1、R7、BN5構(gòu)成；二極管D3、D4用于設(shè)定BN7基極的偏置電壓。

2.2 功率驅(qū)動電路設(shè)計(jì)

功率驅(qū)動電路將直接驅(qū)動功率MOSFET器件，其驅(qū)動能力對于驅(qū)動器性能尤為關(guān)鍵。本文提出的功率驅(qū)動電路高/低側(cè)核心驅(qū)動器件BN3、BN4、BN1、BN2均為高電流增益NPN型三極管。為了實(shí)現(xiàn)更強(qiáng)的驅(qū)動能力，BN3、R2、BN4與BN1、R1、BN2均為達(dá)林頓結(jié)構(gòu)，電流增益為兩級電流增益之積，驅(qū)動效率大幅提高。電流源IB1用于給高側(cè)驅(qū)動電路提供基極偏置電流，同時(shí)還作為低側(cè)驅(qū)動電路第1極的有源負(fù)載。高/低側(cè)驅(qū)動電路版圖采用對稱式結(jié)構(gòu)布局，保證高/低側(cè)電路驅(qū)動電流能力足夠的匹配度。

2.3 全電路工作原理

INPUT上升沿：BN8、R8、R9構(gòu)成的射隨器通過R7連接到BN5基極，將BN5基極電位迅速配置成高電平，此時(shí)BN5類似一個(gè)開關(guān)，迅速將BN2基極拉至低電位，使得低側(cè)驅(qū)動管可以快速關(guān)斷。在低側(cè)驅(qū)動管關(guān)閉之后，BN6、R3、R4構(gòu)成的共射極放大電路會將BN1的基極電位拉低，BN3、BN4由電流源IB1驅(qū)動，使電路輸出高電平。BN5的基極信號只經(jīng)過BN8、R8、R9一級延遲，BN1的基極信號需要經(jīng)過BN8、R8、R9與BN6、R3、R4兩級延遲，這就保證了低側(cè)驅(qū)動管先關(guān)斷再開啟高側(cè)驅(qū)動管，防止了高/低側(cè)驅(qū)動管同時(shí)導(dǎo)通。

電阻R5、電容C1構(gòu)成一個(gè)自舉電路。在INPUT上升沿到來之前，R5與C1上極板相連節(jié)點(diǎn)的電位為低電平；在INPUT上升沿到來后，BN7基極電位由于BN8和R9構(gòu)成的共射級放大器作用被迅速置為低電平，R5與C1上極板相連節(jié)點(diǎn)被上拉至VDD，電容兩側(cè)電壓不能突變，C1下極板與R7相連節(jié)點(diǎn)電壓也會抬升且產(chǎn)生與C1上極板等同的感應(yīng)電荷，并注入BN5基極，因此可以在開關(guān)瞬間增加BN5基極輸入電流，加速BN5的開啟，進(jìn)一步加快低側(cè)功率管關(guān)斷的速度[5]。

INPUT下降沿：在這種狀態(tài)下，BN7基極被配置成高電平，BN7射極串聯(lián)電阻R6構(gòu)成射極負(fù)反饋，降低了BN7和R5構(gòu)成的共射級放大器增益，這將延長BN5基極電位翻轉(zhuǎn)為低電平的時(shí)間。在這段時(shí)間內(nèi)，BN1作為開關(guān)并開啟，BN5構(gòu)成一個(gè)電流漏，分別對高側(cè)驅(qū)動管BN3和BN4的基極放電，迅速關(guān)斷高側(cè)驅(qū)動管。高側(cè)驅(qū)動管關(guān)斷的同時(shí)，BN5作為BN1的射極負(fù)載，減少流入BN2基極的電流，推遲低側(cè)驅(qū)動管開啟的時(shí)間。待高側(cè)驅(qū)動管完全關(guān)斷后，BN5基極電位才逐步變?yōu)榈碗娖?，低?cè)驅(qū)動電路開始正常工作。通過這種時(shí)序設(shè)置可有效避免高/低側(cè)驅(qū)動管同時(shí)導(dǎo)通，并提高驅(qū)動速度。

2.4 關(guān)鍵參數(shù)設(shè)計(jì)

電路的關(guān)鍵指標(biāo)為傳輸延遲時(shí)間，傳輸速度由電路的時(shí)間常數(shù)決定。不考慮死區(qū)時(shí)間對傳輸延遲時(shí)間的影響，電路主通路由4級電路構(gòu)成：第1級由R9、BN8、R8構(gòu)成；第2級由R4、BN6、R3構(gòu)成；第3級由IB1、BN1、BN5構(gòu)成；第4級由BN3、BN4、BN2構(gòu)成。

單級的傳輸函數(shù)Ai(s)可以近似表示為：

式中Ao-i為第i級的直流增益，wp-i為第i級的-3 dB頻率，s是復(fù)頻域中的變量。單級的單位增益頻率wti為：

式中g(shù)mi為每一級的輸入跨導(dǎo)，Csi為每一級節(jié)點(diǎn)的寄生電容。所以：

wp-i約為單級單位增益頻率的1/2與該級直流增益的商?？紤]4級級聯(lián)，總的傳輸函數(shù)Atotal(s)為：

因此，可以得到總時(shí)間常數(shù)τtotal為：

由此可見，本電路的傳輸延遲近似等于單級的時(shí)間常數(shù)之和，而每1級的時(shí)間常數(shù)正比于該級的直流增益、節(jié)點(diǎn)寄生電容，反比于輸入跨導(dǎo)。本電路中第2級、第3級為共射級放大器結(jié)構(gòu)，具有較大的直流增益，對總傳輸延遲的貢獻(xiàn)很大；第1級與第4級直流增益較小，對總傳輸延遲時(shí)間影響很小。因此，降低傳輸延遲時(shí)間需重點(diǎn)設(shè)計(jì)第2級與第3級。

進(jìn)一步推導(dǎo)可得：

式中g(shù)m2、gm3分別為第2級、第3級的輸入跨導(dǎo)，Ro2、Ro3分別為第2級、第3級的輸出電阻，Cs2、Cs3分別為第2級、第3級的輸出節(jié)點(diǎn)電容，RIB1為電流源負(fù)載的等效電阻，gmBN1、RBN1分別為三極管BN1的輸入跨導(dǎo)和集電極-發(fā)射極電阻，RBN5為三極管BN5的集電極-發(fā)射極電阻，R4為R4的阻值，Ro2≈R4，Ro3=RIB1//（gmBN1RBN1RBN5）。IB1采用PNP器件構(gòu)成的電流漏實(shí)現(xiàn)，RIB1為PNP管集電極-發(fā)射極電阻阻值，遠(yuǎn)大于第2級輸出電阻R4，所以第3級的時(shí)間常數(shù)對整體傳輸延遲時(shí)間影響最大。

在實(shí)際電路設(shè)計(jì)過程中，還需考慮傳輸函數(shù)二階效應(yīng)等非理想效應(yīng)的影響，因此在數(shù)學(xué)推導(dǎo)的基礎(chǔ)上，需要利用仿真器不斷迭代，最終得到電路所要求的傳輸延遲時(shí)間值。

3 仿真驗(yàn)證

本文提出的功率驅(qū)動電路傳輸延遲特性仿真曲線如圖2所示。在VDD=5 V、VIN=20 V、CL=2.2 nF、溫度為-55～125℃時(shí)，VOUT上升延遲時(shí)間不超過25 ns，VOUT下降延遲時(shí)間不超過32 ns。

圖2 傳輸延遲時(shí)間仿真波形

本電路的上升、下降建立時(shí)間仿真波形如圖3所示，在VDD=5 V、VIN=20 V、CL=2.2 nF、溫度為-55～125℃時(shí)，VOUT上升、下降建立時(shí)間均不超過12 ns。

在輸出低電平和輸出高電平條件下，本電路高/低側(cè)驅(qū)動管的死區(qū)時(shí)間仿真波形如圖4所示，圖中VBE，BN4和VBE，BN2分別是三極管BN4和BN2的基極電壓。在VDD=5 V、VIN=20 V、CL=2.2 nF的條件下，電路在-55～125℃范圍內(nèi)都有充足的死區(qū)時(shí)間冗余，避免了電路工作時(shí)出現(xiàn)高/低側(cè)驅(qū)動管同時(shí)導(dǎo)通的情況，既提高了電路工作的可靠性，也降低了電路的工作電流。本電路實(shí)際工作時(shí)電流不超過45 mA。

圖3 建立時(shí)間仿真波形

圖4 死區(qū)時(shí)間仿真波形

仿真結(jié)果證明所設(shè)計(jì)的電路性能優(yōu)良，能夠滿足高速柵驅(qū)動電路的需要。電路版圖如圖5所示。

圖5 高速柵驅(qū)動電路版圖

本電路與同類型功率柵驅(qū)動電路的主要指標(biāo)對比如表1所示。本文提出的柵驅(qū)動電路的輸入電壓范圍與同類產(chǎn)品UC1705基本相當(dāng)。IR2110雖然高側(cè)輸入電壓范圍更寬，但是需要外部自舉電容才能正常工作，且高/低側(cè)驅(qū)動電路輸入電源不同，增加了片外應(yīng)用方案的復(fù)雜性。在柵驅(qū)動電路核心的傳輸延遲時(shí)間與建立時(shí)間方面，本電路明顯優(yōu)于同類電路。

表1 不同柵驅(qū)動電路主要指標(biāo)對比

4 結(jié)論

針對大功率MOSFET柵極驅(qū)動電路實(shí)際需求，為提高柵驅(qū)動電路的速度和穩(wěn)健性，本文提出了一種基于雙極工藝的新型高速柵驅(qū)動電路。該柵驅(qū)動電路工作電壓范圍為5～35 V，在-55～125℃的溫度范圍內(nèi)，傳輸延遲時(shí)間控制在32 ns以內(nèi)，上升、下降建立時(shí)間控制在12 ns以內(nèi)。