基于FPGA的激光雷達(dá)數(shù)據(jù)采集卡設(shè)計(jì)

曹也,程亮亮,楊昊,方志遠(yuǎn),李路,鄧旭,邢昆明,王邦新,謝晨波?

(1中國科學(xué)院合肥物質(zhì)科學(xué)研究院安徽光學(xué)精密機(jī)械研究所大氣光學(xué)重點(diǎn)實(shí)驗(yàn)室,安徽 合肥 230031;2中國科學(xué)技術(shù)大學(xué),安徽 合肥 230026;3先進(jìn)激光技術(shù)安徽省實(shí)驗(yàn)室,安徽 合肥 230037)

0 引言

氣溶膠、二氧化碳、臭氧等大氣參數(shù)在時間和空間上的分布和變化會對氣候環(huán)境造成重要的影響。激光雷達(dá)作為大氣探測的有效手段之一,因其具有靈敏度高、時空分辨率高、抗干擾能力強(qiáng)等特點(diǎn),被廣泛應(yīng)用于大氣參數(shù)的測量[1,2]。激光雷達(dá)的信號采集單元主要包括光電轉(zhuǎn)換單元和數(shù)據(jù)采集單元。目前,激光雷達(dá)的光電轉(zhuǎn)換單元通常采用光電倍增管(PMT)外加可調(diào)高壓電源的方式進(jìn)行光電信號轉(zhuǎn)換,存在操作不方便、調(diào)節(jié)精度低等問題[3?5]。而數(shù)據(jù)采集單元(DAQ)通常采用PCI/PCIe接口的高速數(shù)據(jù)采集卡方案,需要插入工控機(jī)的PCI/PCIe插槽中,并配以驅(qū)動軟件進(jìn)行數(shù)據(jù)采集,存在受空間約束大、驅(qū)動兼容性要求高的問題[6,7]。激光雷達(dá)逐漸向小型化、輕量化的趨勢發(fā)展,因此需要對探測、采集系統(tǒng)進(jìn)行集成優(yōu)化設(shè)計(jì)。

鑒于上述問題,本文基于現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)了一種專用于激光雷達(dá)的數(shù)據(jù)采集卡DAQ,集成探測和采集功能于一體,其中光電轉(zhuǎn)換單元選用低紋波隔離電源獨(dú)立供電,配以高精度數(shù)模轉(zhuǎn)換器(DAC)驅(qū)動;數(shù)據(jù)采集單元基于千兆以太網(wǎng)進(jìn)行數(shù)據(jù)傳輸。硬件設(shè)計(jì)中考慮采用同一類型封裝的模數(shù)轉(zhuǎn)換器(ADC),包含20/40/65/80 MSPS等不同采樣率,在硬件和FPGA邏輯設(shè)計(jì)只需進(jìn)行極少修改的情況下,就可以滿足激光雷達(dá)對不同采樣速率的需求,增加了數(shù)據(jù)采集卡DAQ在激光雷達(dá)系統(tǒng)中應(yīng)用的快速適配性。對比驗(yàn)證測試結(jié)果表明了所設(shè)計(jì)基于FPGA的激光雷達(dá)數(shù)據(jù)采集卡功能的正確性。

1 激光雷達(dá)系統(tǒng)結(jié)構(gòu)

激光雷達(dá)系統(tǒng)包括激光發(fā)射單元、光學(xué)接收單元、探測采集單元以及上位機(jī)控制單元。圖1(a)為激光雷達(dá)系統(tǒng)組成的結(jié)構(gòu)圖,圖1(b)為米散射激光雷達(dá)實(shí)物圖。

圖1 (a)激光雷達(dá)系統(tǒng)組成的結(jié)構(gòu)圖;(b)米散射激光雷達(dá)實(shí)物圖Fig.1 (a)Structure diagram of lidar system composition;(b)Picture of Mie scattering lidar

激光發(fā)射單元由Nd:YAG激光器、反射鏡、3倍擴(kuò)束鏡、電動調(diào)整架(New Focus 8822-AC)等組成,其中,激光波長為532 nm,重復(fù)頻率為20 Hz;光學(xué)接收單元由望遠(yuǎn)鏡和后繼光學(xué)單元等組成,其中望遠(yuǎn)鏡為直徑200 mm、接收視場1 mrad的Cassegrain式望遠(yuǎn)鏡,后繼光學(xué)單元由窄帶濾光片、全反鏡等組成;探測采集單元由PMT(H10720-20)和數(shù)據(jù)采集卡(PCI 9826)組成;上位機(jī)控制單元由驅(qū)動程序、上位機(jī)控制程序以及工控機(jī)組成。激光雷達(dá)從激光發(fā)射單元發(fā)射固定重復(fù)頻率和能量的激光脈沖,在大氣傳輸?shù)倪^程中會受到衰減和散射等,反射回來的回波信號光會被望遠(yuǎn)鏡接收,通過準(zhǔn)直鏡、窄帶濾光片(FWHM:1 nm)以后被PMT接收,經(jīng)光電轉(zhuǎn)換后被數(shù)據(jù)采集系統(tǒng)采集并傳輸?shù)缴衔粰C(jī)[8?10]。激光雷達(dá)主要系統(tǒng)參數(shù)如表1所示。

表1 激光雷達(dá)系統(tǒng)主要參數(shù)Table 1 Main parameters of lidar system

基于FPGA的激光雷達(dá)數(shù)據(jù)采集卡包括觸發(fā)單元、回波信號采集單元、PMT供電和增益調(diào)節(jié)單元、上位機(jī)控制單元。圖2為基于FPGA的激光雷達(dá)數(shù)據(jù)采集卡的整體結(jié)構(gòu)圖。開始采集之前,上位機(jī)會進(jìn)行自檢,包括激光器串口通訊、以太網(wǎng)通訊功能等。如果狀態(tài)正常則表示DAQ可以進(jìn)行探測和采集,此時上位機(jī)通過RS232串口使激光器啟動。激光器發(fā)出激光脈沖信號,同時產(chǎn)生觸發(fā)脈沖信號,該觸發(fā)信號會經(jīng)過電平轉(zhuǎn)換電路傳遞給FPGA主控。FPGA協(xié)調(diào)上位機(jī)采集命令和觸發(fā)信號,內(nèi)部通過握手協(xié)議與有限狀態(tài)機(jī)有序配合,從而控制整個采集鏈路有序工作。上位機(jī)一方面通過以太網(wǎng)控制采集卡的狀態(tài)并獲取數(shù)據(jù),另一方面通過串口調(diào)節(jié)PMT的增益。

圖2 數(shù)據(jù)采集卡結(jié)構(gòu)圖Fig.2 Structure diagram of data acquisition card

2 設(shè)計(jì)與實(shí)現(xiàn)

可編程邏輯器件(PLD)是電路控制的核心。FPGA內(nèi)部集成豐富的邏輯資源、嵌入式RAM和DSP、靈活可編程的IO端口等,因其具有高度的靈活性和強(qiáng)大的并行處理能力,被廣泛應(yīng)用于數(shù)據(jù)采集、視頻傳輸、通信、圖像處理、深度學(xué)習(xí)等領(lǐng)域[11,12]。下面將以FPGA為主控、數(shù)據(jù)采集需求為設(shè)計(jì)目標(biāo),在Cadence軟件中完成硬件電路及高速PCB的設(shè)計(jì),在Xilinx Vivado軟件中完成FPGA邏輯程序開發(fā)。

2.1 硬件電路設(shè)計(jì)

基于FPGA的激光雷達(dá)數(shù)據(jù)采集卡以FPGA作為主控芯片,DAC用于遠(yuǎn)程、高精度調(diào)節(jié)PMT增益,ADC用于高速、高精度采集回波信號。整個采集卡電路主要分為六個模塊,即模擬前端及采樣模塊、觸發(fā)模塊、FPGA主控及DDR存儲模塊、以太網(wǎng)傳輸模塊、PMT增益調(diào)節(jié)模塊和電源供電模塊。圖3為激光雷達(dá)探測、采集系統(tǒng)一體化硬件方案示意圖,下面以模擬前端及采樣模塊和PMT增益調(diào)節(jié)模塊為例進(jìn)行說明。

圖3 數(shù)據(jù)采集卡硬件方案示意圖Fig.3 Schematic diagram of hardwareschemeof dataacquisition card

2.1.1 模擬前端及采樣模塊

圖4為模擬前端及采樣模塊原理圖。模擬前端調(diào)理電路將PMT輸出信號進(jìn)行轉(zhuǎn)換和濾波,主要包括IV轉(zhuǎn)換和隔離(A)、直流偏置(B)、低通濾波(C)以及單端轉(zhuǎn)差分(D)等操作,從而滿足模數(shù)轉(zhuǎn)換器ADC(E)的采樣輸入需求。

圖4 模擬前端及采樣電路原理圖Fig.4 Schematic diagram of analog front end and sampling circuit

PMT輸出為電流信號,需要先通過電阻R1和R2轉(zhuǎn)換為電壓信號,并進(jìn)行分壓以使輸出電壓在一定范圍內(nèi),再通過電壓跟隨器對前后級信號進(jìn)行隔離。電壓跟隨器的輸出電壓近似等于輸入電壓,具有高輸入阻抗、低輸出阻抗的特點(diǎn),常用作中間級,起到隔離作用。

激光雷達(dá)的回波信號為負(fù)值,可以通過調(diào)節(jié)直流偏置電路的Vref將前級輸入的電壓轉(zhuǎn)換到?1～+1 V的范圍內(nèi),以匹配ADC的輸入范圍并有效利用ADC的采樣精度。

濾波電路主要對前端信號中的高頻噪聲進(jìn)行濾波,其采用兩級二階SK低通濾波器組成的四階巴特沃茲濾波器,并通過ADIPrecision Studio軟件進(jìn)行輔助設(shè)計(jì),?3 dB帶寬為10 MHz,阻帶截止頻率為40 MHz。

AD9649BCPZ-20是一款單通道、14位分辨率、20 MSPS采樣率的模數(shù)轉(zhuǎn)換器,采用1.8 V電源供電,芯片內(nèi)部采用多級差分流水線架構(gòu),內(nèi)置高性能采樣保持電路、片內(nèi)基準(zhǔn)電壓源以及輸出糾錯邏輯。AD9649BCPZ-20的數(shù)據(jù)輸入端有單端輸入和差分輸入兩種選擇。若采用單端輸入,由于輸入共模電壓擺幅過大,會降低無雜散動態(tài)范圍等性能,因此本設(shè)計(jì)采用差分輸入的方式,通過AD8138將濾波后的單端信號轉(zhuǎn)換成差分信號,并且輸入的共模電壓為中間電源(VCM=AVDD/2),采用外部基準(zhǔn)電壓模式(影響ADC增益精度和熱漂移特性),盡可能地提高ADC芯片采樣性能。

2.1.2 PMT增益調(diào)節(jié)模塊

H10720-20型PMT模塊內(nèi)部集成了金屬封裝型光電倍增管和高壓電源,具有高增益、寬動態(tài)范圍、高速率響應(yīng)以及小巧易用等特點(diǎn)。該P(yáng)MT的增益電壓調(diào)節(jié)輸入范圍為+0.5～+1.1 V。圖5為基于AD9767的PMT增益調(diào)節(jié)模塊電路圖,包括數(shù)模轉(zhuǎn)換器DAC(E)、電流轉(zhuǎn)電壓(F)以及電壓放大(G)。AD9767是一款高速、雙通道、14位的CMOSDAC,內(nèi)部集成兩個高品質(zhì)TxDAC+內(nèi)核、一個基準(zhǔn)電壓源和數(shù)字接口電路,支持最高125 MSPS的更新速率。DAC輸出信號為差分電流IOUTA和IOUTB(補(bǔ)碼形式),通過電流轉(zhuǎn)電壓電路,再通過電壓放大電路放大信號,以滿足PMT增益調(diào)節(jié)的電壓輸入要求。

圖5 PMT增益調(diào)節(jié)模塊電路圖Fig.5 Circuit diagram of PMT gain adjustment module

在增益調(diào)節(jié)過程中通常采用上位機(jī)對DAC進(jìn)行驅(qū)動,串口通信設(shè)備接收到上位機(jī)發(fā)送的數(shù)據(jù)指令,將數(shù)據(jù)傳輸?shù)紽PGA通信處理模塊。FPGA接收協(xié)議數(shù)據(jù),快速響應(yīng)后發(fā)送給DAC芯片,通過輸出有效范圍內(nèi)的指定電壓幅值達(dá)到PMT增益調(diào)節(jié)的目的。

2.2 FPGA邏輯設(shè)計(jì)

激光雷達(dá)數(shù)據(jù)采集卡的FPGA邏輯設(shè)計(jì)包括ADC采樣、FIFO讀寫控制、AXI配合MIG IP讀寫DDR、Ethernet通信、DAC驅(qū)動等部分。圖6為激光雷達(dá)數(shù)據(jù)采集系統(tǒng)邏輯結(jié)構(gòu)圖,整個系統(tǒng)的邏輯設(shè)計(jì)分為兩部分:一部分為PMT增益調(diào)節(jié)單元,采用UART通訊、DAC、線性調(diào)整電路來實(shí)現(xiàn)探測器增益的高精度、便捷調(diào)節(jié);另一部分為數(shù)據(jù)采集傳輸單元。邏輯中各模塊通過握手協(xié)議和有限狀態(tài)機(jī)有序配合完成數(shù)據(jù)鏈路構(gòu)建和數(shù)據(jù)傳遞。激光雷達(dá)的數(shù)據(jù)采集傳輸部分為主要內(nèi)容,將從以下兩點(diǎn)進(jìn)行詳細(xì)說明:1)數(shù)據(jù)鏈路的構(gòu)建和帶寬匹配;2)實(shí)時數(shù)據(jù)流控制及以太網(wǎng)傳輸。

圖6 激光雷達(dá)數(shù)據(jù)采集系統(tǒng)邏輯結(jié)構(gòu)圖Fig.6 Logical structure diagram of lidar data acquisition system

2.2.1 數(shù)據(jù)鏈路構(gòu)建和數(shù)據(jù)傳遞

激光雷達(dá)的數(shù)據(jù)鏈路依次包括:ADC、WRITE FIFO、AXIBURST WRITE、DDR、AXI BURST READ、READ FIFO、ENTERNET等部分,并按照ADC→WRITEFIFO→AXIBURSTWRITE→DDR→AXIBURST READ→READ FIFO→ENTERNET進(jìn)行構(gòu)建和傳遞。

圖7為數(shù)據(jù)傳遞的帶寬匹配圖,下面對其進(jìn)行說明:

圖7 數(shù)據(jù)傳遞的帶寬匹配圖Fig.7 Bandwidth matching graph for data transmission

1)FIFO讀寫模塊

FIFO讀寫模塊具有數(shù)據(jù)緩沖、跨時域隔離和位寬轉(zhuǎn)換等功能。具體地,ADC采集的數(shù)據(jù)經(jīng)變換后位寬為16 bit,時鐘為20 MHz;而AXIMaster的位寬為64 bit,時鐘為100 MHz。FIFO的輸入和輸出帶寬滿足20×16<100×64,符合要求。同時,這部分邏輯支持多種采樣率,比如采用40、65或80 MSPS,輸入和輸出帶寬依舊滿足80×16<100×64。

2)AXIMaster通過MIGIP讀寫DDR

采用兩片美光的MT41J256M16-xx 512 MB DDR3組成位寬為32 bit、容量為1 GB的高速緩存空間。Xilinx的MIGIP核時鐘為200 MHz,User Interface接口的時鐘為100 MHz,位寬為64 bit,而Physical Interface接口的時鐘為400 MHz,位寬為32 bit?？紤]到DDR3為雙邊沿?cái)?shù)據(jù)操作,因?yàn)檩斎牒洼敵鰩挐M足100×64<400×2×32,符合要求。

3)千兆以太網(wǎng)傳輸

考慮到上述因素以及數(shù)據(jù)傳輸量較大,采用千兆以太網(wǎng)作為數(shù)據(jù)傳輸方式。輸入和輸出帶寬出現(xiàn)100×64>125×16的情況也是可以滿足數(shù)據(jù)的高速和穩(wěn)定傳輸?shù)?這是由于板載1 GB的DDR3高速緩沖空間用于緩存ADC突發(fā)寫入的數(shù)據(jù),AXIMaster判斷READ FIFO數(shù)據(jù)深度是否滿足一次突發(fā)長度要求(wrusedw+BURST?SIZE(64)

2.2.2 實(shí)時數(shù)據(jù)流控制及以太網(wǎng)傳輸

由于激光雷達(dá)對數(shù)據(jù)采集的實(shí)時性要求較高,如何實(shí)現(xiàn)整個數(shù)據(jù)采集系統(tǒng)高速、穩(wěn)定的采集和傳輸數(shù)據(jù),將直接影響上位機(jī)讀取回波信號原始值的準(zhǔn)確性。激光雷達(dá)數(shù)據(jù)采集功能是通過握手協(xié)議和有限狀態(tài)機(jī)進(jìn)行邏輯控制的,邏輯中的各個模塊之間(ADC采樣、FIFO讀寫控制、AXIMaster配合MIG IP讀寫DDR、Ethernet通信、DAC驅(qū)動等部分)采用全互鎖方式的握手協(xié)議來進(jìn)行請求和應(yīng)答響應(yīng)。邏輯中的各個模塊內(nèi)部采用有限狀態(tài)機(jī)來控制時序狀態(tài)轉(zhuǎn)移和實(shí)時數(shù)據(jù)流。

如圖8所示,全握手協(xié)議(控制、地址、數(shù)據(jù))主要分為如下三個步驟:1)主設(shè)備Master發(fā)送請求REQ,等待從設(shè)備Slave發(fā)送應(yīng)答ACK后,才撤銷請求REQ;2)從設(shè)備Slave發(fā)送應(yīng)答ACK,等待主設(shè)備Master撤銷請求REQ后,才撤銷應(yīng)答ACK;3)主設(shè)備Master和從設(shè)備Slave相互握手,完成請求和應(yīng)答響應(yīng),從而完成數(shù)據(jù)的傳輸。

圖8 全握手協(xié)議時序圖Fig.8 Sequence diagram of full handshake protocol

邏輯中的各個模塊內(nèi)部,包括ADC?SAMPLE、WRITEFIFO、AXIMaster、READFIFO、ENTERNET等部分,均采用有限狀態(tài)機(jī)來控制時序狀態(tài)的轉(zhuǎn)移,圖9為WRITEFIFO和READ FIFO的時序狀態(tài)轉(zhuǎn)移圖。下面以WRITEFIFO為例進(jìn)行詳細(xì)說明。

圖9 (a)WRITEFIFO和(b)READ FIFO時序狀態(tài)轉(zhuǎn)移圖Fig.9 Sequential state transition diagram of(a)WRITEFIFOand(b)READ FIFO

1)S?IDLE:不斷判斷ADC寫請求信號write?req?d2是否為高電平,若被拉高,進(jìn)入S?ACK響應(yīng)狀態(tài)。

2)S?ACK:此時寫請求應(yīng)答信號write?req?ack被置高,與此同時清零FIFO、鎖存數(shù)據(jù)長度。等待ADC寫請求信號write?req?d2被置低,此時,寫請求應(yīng)答信號write?req?ack置低,ADC?SAMPLE的write?req?d2寫請求信號和FIFO讀寫控制模塊的寫請求應(yīng)答信號write?req?ack完成握手,反饋拉低。從而進(jìn)入CHECK?FIFO狀態(tài)。

3)S?CHECK?FIFO:判斷WRITE FIFO此時已經(jīng)存儲數(shù)據(jù)的深度,是否滿足一次突發(fā)的數(shù)據(jù)深度rdusedw>=BURST?SIZE(64),若是則把BURST?SIZE=64鎖存到寫突發(fā)長度wr?burst?len,同時拉高寫突發(fā)請求wr?burst?req。請求AXIMaster對WRITEFIFO進(jìn)行讀操作,把數(shù)據(jù)經(jīng)MIGIP寫入DDR中。

4)S?W?BURST:判斷上一次突發(fā)是否完成信號。若wr?burst?f inish被置高,表示此次突發(fā)已經(jīng)完成,拉低突發(fā)寫請求信號wr?burst?req。寫突發(fā)地址和計(jì)數(shù)器分別為wr?burst?addr<=wr?burst?addr+64、write?cnt<=write?cnt+64。并且狀態(tài)機(jī)跳轉(zhuǎn)到下一個狀態(tài)S?W?BURST?END。若此時ADC寫請求信號write?req?d2被置高,跳轉(zhuǎn)到S?ACK狀態(tài)。

5)S?W?BURST?END:判斷計(jì)數(shù)器write?cnt是否小于初始設(shè)定值write?len?latch。若write?cnt

6)S?END:write?f insih被置高,并且跳轉(zhuǎn)到S?IDLE初始狀態(tài)。

以太網(wǎng)傳輸邏輯部分:FPGA通過RGMII和GPHY芯片與上位機(jī)進(jìn)行通信,完成數(shù)據(jù)采集鏈路控制以及所采集數(shù)據(jù)傳輸?shù)裙δ堋D10為以太網(wǎng)傳輸邏輯的結(jié)構(gòu)圖。以太網(wǎng)傳輸功能的邏輯包括MAC層的發(fā)送和接收、IP層的發(fā)送和接收、UDP層的發(fā)送和接收、ARP層的發(fā)送和接收、GMIITO RGMII以及以太網(wǎng)時序邏輯控制等模塊,實(shí)現(xiàn)了ARP、UDP、PING等功能,并通過Wireshark抓包軟件測速。首先將Wireshark軟件設(shè)置為經(jīng)1000字節(jié)以后停止捕獲,查找5000個數(shù)據(jù)包對應(yīng)的時間Time為0.043925 s。數(shù)據(jù)包從00→f f→···→e7,總共為1000個有效數(shù)據(jù),可以得到以太網(wǎng)最大傳輸速度為1000×8×5000/0.043925=910.64314 Mbps。

圖10 以太網(wǎng)傳輸邏輯結(jié)構(gòu)圖Fig.10 Structure diagram of Ethernet transmission logic

3 測試與分析

為了驗(yàn)證所設(shè)計(jì)激光雷達(dá)數(shù)據(jù)采集卡的性能,首先對其基本性能進(jìn)行測試,包括?3 dB帶寬、信噪比SNR、ADC有效位數(shù)ENOB等;其次將所設(shè)計(jì)的數(shù)據(jù)采集卡與PCI 9826連接到同一臺米散射掃描激光雷達(dá)上進(jìn)行測試,對DAQ與PCI 9826兩者采集的回波信號進(jìn)行反演,比較并分析了此回波信號對應(yīng)消光系數(shù)的差異。

3.1 數(shù)據(jù)采集卡的基本性能測試

采用信號發(fā)生器對數(shù)據(jù)采集卡進(jìn)行正弦信號幅頻特性測試(需要調(diào)節(jié)偏置電壓),其中輸入幅值Vi={0.5 V,1.0 V,5.0 V},頻率Fk={0.1MHz,0.2 MHz,···,1.0 MHz,2.0MHz,···,10.0MHz,20.0 MHz,30.0 MHz}。先設(shè)定信號發(fā)生器的頻率,若Fk=0.1 MHz,分別將Vi選取為0.5、1.0、5.0 V,以此類推,并分別記錄信號發(fā)生器輸出信號的幅值和數(shù)據(jù)采集卡采集到信號的幅值,計(jì)算并繪制帶寬測試圖,如圖11所示。測試表明所設(shè)計(jì)數(shù)據(jù)采集卡的?3 dB帶寬可達(dá)9.5 MHz。

圖11 帶寬測試Fig.11 Bandwidth test

調(diào)節(jié)信號發(fā)生器使其輸出正弦波,峰峰值電壓(VPP)為2 V,頻率依次為0.1、1、5、10 MHz,記錄數(shù)據(jù)采集卡采集到的波形數(shù)據(jù),經(jīng)過FFT變換獲得含有基頻和諧波信息的頻譜,根據(jù)

分別得到上述頻率下的信噪比RSN,其中用于計(jì)算RSN的噪聲值是分布于整個奈奎斯特帶寬的噪聲(即直流DC到Fs/2),表2為幾種典型輸入頻率下對應(yīng)的RSN。

表2 幾種典型輸入頻率下對應(yīng)的信噪比Table 2 Signal to noise ratio corresponding to several typical input frequencies

ADC有效位數(shù)BENO與RSN滿足

可以估算出數(shù)據(jù)采集卡的ADC實(shí)際采集有效位數(shù)約為11.2 bit。

3.2 激光雷達(dá)回波信號采集對比測試

圖12為數(shù)據(jù)采集卡的原型驗(yàn)證實(shí)驗(yàn)平臺。在合肥市郊區(qū)的同一地點(diǎn)和時間(時間間隔約5 min),用所設(shè)計(jì)的數(shù)據(jù)采集卡DAQ與PCI 9826對同一臺米散射掃描激光雷達(dá)回波信號進(jìn)行采集。激光雷達(dá)系統(tǒng)的詳細(xì)參數(shù)見表1,激光器重復(fù)頻率為20 Hz,采集4096個數(shù)據(jù)點(diǎn),對應(yīng)點(diǎn)重復(fù)5000次累加求平均,得到DAQ與PCI 9826兩者所采集的回波信號,并利用Fernald方法反演大氣氣溶膠的消光系數(shù)。

圖12 數(shù)據(jù)采集卡的原型驗(yàn)證實(shí)驗(yàn)平臺Fig.12 Prototype verification experiment platform of DAQ

圖13為兩組不同時刻下DAQ與PCI 9826所對應(yīng)回波信號反演的消光系數(shù)圖。由圖13(a)可見,邊界層大約在高度1.7 km處,氣溶膠消光系數(shù)最大,氣溶膠在整層分布最多,在邊界層附近氣溶膠的消光系數(shù)會突然衰減。在1～4 km的探測高度范圍內(nèi)兩者相對誤差不超過25%。由于4.5～5.5 km高度范圍內(nèi)有云,氣溶膠的消光系數(shù)陡增,兩者趨勢一致。在6 km以上相對誤差較大,主要是由于所設(shè)計(jì)的DAQ與PCI 9826相比,采樣精度和信噪比還存在一定的差距。由圖13(b)可見,邊界層大約在高度1.8 km處,氣溶膠消光系數(shù)最大,氣溶膠在整層分布最多,在邊界層附近氣溶膠的消光系數(shù)會突然衰減。在1～4 km的探測高度范圍內(nèi),局部相對誤差不超過25%,最大相對誤差不超過55%。這是由于隨著高度的增加,氣溶膠含量少,信噪比變差,使得兩者反演精度相對誤差變大。

圖13 消光系數(shù)對比圖。(a)對比測試1;(b)對比測試2Fig.13 Comparison of extinction coefficient.(a)Contrast test 1;(b)Contrast test 2

在氣溶膠分布較少的高度區(qū)間,氣溶膠消光系數(shù)受到DAQ采集精度和信噪比等因素影響較大,但整體上看,兩者消光系數(shù)關(guān)聯(lián)性較強(qiáng)、一致性良好,表明所設(shè)計(jì)激光雷達(dá)數(shù)據(jù)采集卡DAQ功能的正確性。

4 結(jié)論

基于FPGA設(shè)計(jì)了一款專用于激光雷達(dá)的數(shù)據(jù)采集卡。采集卡采用千兆以太網(wǎng)傳輸,不需要插入工控機(jī)中,避免了通用型采集卡存在受空間約束大、驅(qū)動兼容性要求高、功能冗余等問題。整個設(shè)計(jì)將探測器增益調(diào)節(jié)和回波信號采集功能融為一體,提高了系統(tǒng)的集成度,同時PMT增益調(diào)節(jié)采用電控方式,調(diào)節(jié)精度高,操作便捷。對DAQ的基本性能參數(shù)進(jìn)行測試,得到DAQ的信噪比約為69 dB,?3 dB帶寬可達(dá)9.5 MHz。在激光雷達(dá)上,通過與PCI 9826進(jìn)行對比測試,兩者消光系數(shù)一致性良好,表明所設(shè)計(jì)激光雷達(dá)數(shù)據(jù)采集卡DAQ功能的正確性。由于所選用的ADC采樣精度為14 bit,后期可以進(jìn)一步升級到16 bit以提高DAQ的采樣精度,并且可以增加光子計(jì)數(shù),從而提高數(shù)據(jù)采集卡的動態(tài)測量范圍。