非理想數(shù)字頻率合成情況下的數(shù)字下變頻器的設(shè)計(jì)

徐 超

（中國(guó)電子科技集團(tuán)公司第五十四研究所 河北 石家莊 050081）

0 引言

數(shù)字下變頻技術(shù)是軟件無線電接收機(jī)的核心技術(shù)之一，其性能優(yōu)劣對(duì)整個(gè)軟件無線電系統(tǒng)的穩(wěn)定性、可靠性產(chǎn)生深遠(yuǎn)的影響。數(shù)字下變頻器位于接收機(jī)前端模數(shù)采樣器與后端可編程處理器之間，主要完成對(duì)中頻數(shù)字信號(hào)的混頻正交基帶變換和濾波[1]。

混頻正交基帶變換是對(duì)采樣的數(shù)字序列分別與兩個(gè)正交序列cos（ω0nTc）和sin（ω0nTc）相乘，將中頻信號(hào)進(jìn)行搬移得到基帶信號(hào)。在工程實(shí)現(xiàn)中，正交序列可以利用直接數(shù)字頻率合成器（Direct Digital frequency Synthesizer,DDS）產(chǎn)生[2]。

實(shí)踐證明DDS中ROM存儲(chǔ)器的有限字長(zhǎng)會(huì)使其輸出產(chǎn)生噪聲，V.F.Kroupa對(duì)這一現(xiàn)象做了理論分析[3]。本文分析了DDS非理想輸出及其導(dǎo)致的數(shù)字下變頻器性能損失，并提出下變頻器的改進(jìn)措施，最后通過實(shí)例仿真對(duì)分析正確性和改進(jìn)的有效性進(jìn)行了驗(yàn)證。

1 系統(tǒng)模型

1.1 數(shù)字下變頻器的組成

數(shù)字下變頻器主要由模數(shù)轉(zhuǎn)換模塊（analog-to-digital conversion,ADC）、DDS、濾波器組、乘法器等模塊組成，結(jié)構(gòu)見圖1[4]。ADC對(duì)中頻信號(hào)r（t）進(jìn)行采樣，采樣頻率fs需滿足帶通采樣定理，ADC輸出R（n）和DDS產(chǎn)生的正弦序列cos（ωn）混頻相乘，下變頻至基帶，再通過低通濾波器組形成同相信號(hào)I（n），低通濾波器組由級(jí)聯(lián)抽取、FIR整形等濾波器級(jí)聯(lián)而成，完成數(shù)字信號(hào)的低通濾波、采樣率轉(zhuǎn)化等功能；序列R（n）和DDS產(chǎn)生的余弦序列sin（ωn）混頻相乘，后續(xù)處理和I（n）信號(hào)處理類似，得到正交信號(hào)Q（n）。I（n）、Q（n）兩路信號(hào)不僅速率低，并且包含原始中頻信號(hào)的有效信息，將被送往后級(jí)進(jìn)行信號(hào)處理。本文假設(shè)ADC、濾波器組均為理想器件。

1.2 DDS工作原理

DDS的工作原理框圖見圖2[5]。

在頻率為fs的時(shí)鐘脈沖（脈沖頻率等于ADC的采樣頻率）的控制下，二進(jìn)制累加器（由二進(jìn)制加法器、相位寄存器、反饋線3部分組成）輸入為N比特二進(jìn)制數(shù)K（稱K為DDS的頻率控制字），累加器輸出結(jié)果為N比特二進(jìn)制數(shù)據(jù)，稱為相碼，該相碼經(jīng)數(shù)據(jù)舍位，取高A比特作為查表地址輸入正余弦檢索表，進(jìn)行相位碼—幅值碼變換后，輸出幅度D比特量化值?；贒DS工作原理，可以看出它具有下列若干特點(diǎn)。

（1）DDS的頻率控制字K由N比特的二進(jìn)制數(shù)組成，故頻率分辨率等于最低輸出頻率，只要N足夠大，即累加器的比特位數(shù)具有足夠長(zhǎng)度，總能得到所需的頻率分辨率。輸出頻率f0由頻率控制字決定：。

（2）根據(jù)DDS的工作原理，以下3點(diǎn)將會(huì)限制其性能：①根據(jù)取樣定理，輸出正余弦信號(hào)的最高頻率將低于參考時(shí)鐘fs的一半，故要提高輸出頻率將受到器件（如ADC、正余弦檢索表）的速度限制。②DDS輸出信號(hào)中雜散寄生分量大，其中輸出高頻尤甚，它無法達(dá)到PLL頻率合成的頻譜純度。③DDS的功耗與其時(shí)鐘頻率成正比，故在供電受限的場(chǎng)合且又要求有較高頻率輸出，DDS的使用受到限制。

2 系統(tǒng)性能分析

本文主要研究非理想DDS對(duì)下變頻器產(chǎn)生的影響，假設(shè)ADC、濾波器組均為理想器件。數(shù)字下變頻中的理想DDS應(yīng)具備以下兩個(gè)條件：（1）沒有相位舍位；（2）正弦、余弦幅值采用全精度。

由此，理想DDS輸出樣本序列為：

2.1 DDS相位舍位

實(shí)際的DDS，一般只取相位累加器輸出的高A位來尋址檢索表，而舍去低B位（B+A=N），這就引入了相位舍位誤差。舍位后的累加器輸出的相位序列為：

此處mod表示模除運(yùn)算。對(duì)任意兩個(gè)整數(shù)p、q，mod（p、q）=p-int（p/q）q，其中int（·）代表取整運(yùn)算。

理想DDS輸出的相位序列為：

根據(jù)式（2）和式（3）得到相位舍位所產(chǎn)生的相位誤差序列為：

DDS的輸出序列可表示為：

因?yàn)? ≤εp(n) <2B，故有：

所以：

把式（5）三角展開后，并結(jié)合式（7）可得到實(shí)際中進(jìn)行相位舍位處理的DDS輸出：

εp（n）可以近似看作是對(duì)連續(xù)鋸齒波εp（t）的采樣[6]，其中鋸齒波的幅度為2B，周期為2BTs/K，其中，將εp（t）展開成傅立葉基數(shù)，得到：

由此可以得到相位舍位后混頻器輸出為：

由式（11）可以得出：由DDS相位舍位帶來的輸出頻率雜散的分布和大小情況與K、B、fs3個(gè)參數(shù)有關(guān)。

（1）相位舍位比特?cái)?shù)B越小，舍位誤差導(dǎo)致的最強(qiáng)雜散幅值越小。

（2）對(duì)于不同的K值，只要GCD(K,2B)相同，這時(shí)輸出雜散頻率間隔相等，只是位置不同，幅度值的變化趨勢(shì)也不同。

（3）如果K為奇數(shù)，雜散頻率間隔最小，為，如果信號(hào)帶寬超過，此時(shí)混頻器輸出頻譜發(fā)生混疊，低通濾波器組將無法濾出正確信號(hào)。

（4）如果K為2B的整數(shù)倍，此時(shí)DDS輸出無雜散，DDS理想輸出。

通過以上分析可知，若要減少DDS的相位舍位所造成的雜散噪聲，可以采取以下措施：（1）選用相位舍位比特?cái)?shù)B較小的DDS器件，減少雜散頻率的數(shù)量及強(qiáng)度；（2）對(duì)頻率控制字K進(jìn)行精心選擇，使之等于2B的整數(shù)倍，此時(shí)可以完全消除相位舍位引起的雜散噪聲；（3）對(duì)DDS輸出進(jìn)行帶通濾波，濾除雜散，改進(jìn)后的數(shù)字下變頻結(jié)構(gòu)見圖3。

采用措施1，涉及元器件的選型，DDS舍位比特?cái)?shù)B越小，模塊存儲(chǔ)等資源占用越多，成本也越高。在實(shí)際設(shè)計(jì)中，要折中考慮性能與成本，選擇合適的DDS型號(hào)。

采用措施2，所謂對(duì)頻率控制字K進(jìn)行選擇，歸根結(jié)底還是對(duì)采樣時(shí)鐘頻率fs進(jìn)行合理的選擇，此時(shí)如果fs和后續(xù)FPGA算法時(shí)鐘頻率不匹配，那么需要數(shù)字下變頻中的低通濾波器組進(jìn)行額外的插值和抽取等速率匹配工作。

采用措施3，fs只需滿足帶通采樣定理，和后續(xù)FPGA算法時(shí)鐘頻率容易匹配，此時(shí)低通濾波器組的設(shè)計(jì)相對(duì)簡(jiǎn)單，但考慮到DDS輸出頻譜的正負(fù)半軸的非對(duì)稱性，需要對(duì)帶通濾波器的通帶、過渡帶、阻帶進(jìn)行選擇以過濾全部雜散。

2.2 幅值量化帶來的噪聲

在幅度量化的條件下，DDS的輸出信號(hào)等于理想DDS輸出疊加幅度量化誤差。設(shè)正弦、余弦幅度值用D比特二進(jìn)制數(shù)來表示，且正余弦檢索表由2N個(gè)地址組成，則ROM中存儲(chǔ)的幅度量化序列sq（n）為：

相位累加器輸出的相位序列是以μ=2N/GCD(2N,K)為周期的周期序列，因此幅度量化誤差序列

也是周期為μ的周期序列。

可見，幅度量化的影響是在DDS的輸出中引入頻率間隔為△f=fs/μ的離散雜散分量，我們用輸出信號(hào)與量化噪聲功率之比（SQR）來衡量。當(dāng)DDS滿幅度輸出時(shí)有：

其中D如前所述，是幅度量化的比特?cái)?shù)，當(dāng)D一定時(shí)，其噪聲功率就一定。注意SQR只給出信號(hào)功率與量化噪聲功率之比，并未描述雜散的分布及最大噪聲電平。

如果DDS不是滿幅度輸出，而是以滿幅的1/FFS輸出，由于噪聲能量恒定，所以會(huì)引起SQR下降：

SQR=1.76+6.02D-20log(FFS)(dB)

由上述可知，信號(hào)與量化噪聲比隨D的增大而提高，上述結(jié)論是在μ=2N/GCD(2N,K)很大時(shí)得到的，如果μ很小，此時(shí)幅度量化噪聲功率將集中在幾個(gè)重要雜散頻率分量上[5]。另外，量化噪聲的功率一定時(shí)，采樣頻率由fs提高到fs1，會(huì)使噪聲功率在更寬的頻率范圍內(nèi)分布，從而改善SQR，即滿足：

SQR=1.76+6.02D-20log(FFS)+10log(fs1/fs)(dB)

3 仿真及結(jié)論

為了驗(yàn)證以上的理論分析結(jié)果及設(shè)計(jì)可行性，在MATLAB中編寫程序?qū)ο伦冾l器過程進(jìn)行仿真。配置下變頻輸入中頻窄帶信號(hào)r(t)帶寬10 MHz，載頻140 MHz，根據(jù)中頻采樣定理，為了采樣后不發(fā)生頻譜混疊，采樣速率fs滿足

DDS頻率控制字K位寬N=0。

圖4為選取fs=100 MHz，截?cái)辔婚L(zhǎng)B=0（左上部分A）、B=4（左下部分B）、B=5（右上部分C）、B=6（右下部分D）情況下DDS的輸出π歸一化頻譜，圖中頻譜范圍為。

此時(shí)混頻頻率為40 MHz，對(duì)應(yīng)K=40×210/100≈408。?

從圖4可以看出，當(dāng)舍位比特?cái)?shù)B分別等于0，4，5，6時(shí)，雜散譜線數(shù)量分別為0，1，3，7，雜散譜線數(shù)量為2B/GCD(2B,K)-1，并且通過比較可得，舍位比特?cái)?shù)減一，雜散性能改善約6 dB。這驗(yàn)證了選用舍位較小的DDS器件，可以減少雜散頻率數(shù)量及幅度的設(shè)計(jì)措施的正確性。

圖5仿真采樣率選擇為fs=64 MHz的情況，此時(shí)混頻頻率為12 MHz，對(duì)應(yīng)的頻率控制字K=12×210/64=192，DDS相位舍位設(shè)置與圖4-D相同（B=6），得到的DDS的輸出π歸一化頻譜。

從圖5可以看出，同樣B=6，通過選擇將采樣率fs=100 MHz改變?yōu)閒s=64 MHz，相應(yīng)的混頻頻率控制字也由K=40×210/100≈ 408改 為K=12×210/64=192，此 時(shí)GCD(2B,K)=2B，DDS輸出沒有雜散。這驗(yàn)證了非理想DDS存在相位舍位的情況下，可以對(duì)采樣頻率進(jìn)行選擇，使對(duì)應(yīng)的混頻頻率控制字等于2B的整數(shù)倍，完全消除相位舍位造成的雜散。

圖6仿真fs=100 MHz，截?cái)辔婚L(zhǎng)B=6，DDS的輸出有雜散的情況下，對(duì)DDS進(jìn)行帶通濾波的結(jié)果如下。

從圖6可以看出，通過DDS后面添加帶通濾波器，可以有效地濾除雜散，這驗(yàn)證了改進(jìn)后數(shù)字下變頻（圖3）的有效性。

圖7仿真輸出量化位數(shù)D與SQR的關(guān)系，其中藍(lán)色圓圈分別表示在采樣率fs=200 MHz情況下不同量化位數(shù)對(duì)應(yīng)的輸出SQR仿真值，紅色虛線表示SQR-D理論關(guān)系（式（14）），紫色實(shí)線帶圓圈標(biāo)記表示提高采樣率fs=400 MHz后的SQR-D仿真曲線。

由圖7可以看出，藍(lán)色圓圈基本與紅色虛線重合，這驗(yàn)證了式（14）的正確性，圖中紫色圓圈在藍(lán)色圓圈之上2～3 dB，這驗(yàn)證了在量化噪聲滿足高斯白噪統(tǒng)計(jì)特性時(shí)，提高采樣率能夠相應(yīng)提高SQR性能的結(jié)論。

通過以上仿真，可以確定前文非理想DDS輸出雜散及噪聲分析的正確性，也可以驗(yàn)證本文提出的基于非理想DDS的數(shù)字下變頻器的改進(jìn)措施的有效性。

4 結(jié)語

由于DDS的雜散會(huì)導(dǎo)致數(shù)字下變頻器輸出信號(hào)發(fā)生頻譜混疊現(xiàn)象，故本文首先研究DDS數(shù)字處理流程，然后分析其輸出雜散產(chǎn)生的原理，最后針對(duì)性地提出能夠克服DDS雜散的數(shù)字下變頻器的設(shè)計(jì)方法，得到性能更優(yōu)的數(shù)字下變頻器。