基于FPGA的道岔信號采集和故障監(jiān)測單元設(shè)計

蔣 婷 吳 磊 李東慶 李常輝

（上海電氣泰雷茲交通自動化系統(tǒng)有限公司，上海 200120）

近年來，隨著電子電路技術(shù)的不斷進步，全電子聯(lián)鎖產(chǎn)品在鐵路行業(yè)的應(yīng)用數(shù)量逐年增加。目前，已經(jīng)在地鐵或大鐵信號系統(tǒng)中應(yīng)用的全電子聯(lián)鎖產(chǎn)品一般都是將功能執(zhí)行單元和信號監(jiān)測單元分別布局在不同的電路板卡上，即執(zhí)行單元和監(jiān)測單元為2 個獨立的產(chǎn)品。未來在體積、功能和安全方面對全電子產(chǎn)品提出了更高的要求和挑戰(zhàn)。新一代的全電子聯(lián)鎖產(chǎn)品將向更安全、更小型以及更強的數(shù)據(jù)處理能力的方向發(fā)展。把信號監(jiān)測單元逐步集成到功能執(zhí)行單元中，使產(chǎn)品具有更簡單和更小型的特點。該文提出了一種具有實時性強、可靈活配置且低成本的基于FPGA 的道岔信號采集和故障監(jiān)測單元的解決方案，由于篇幅所限，該文重點介紹與FPGA 相關(guān)的部分。

1 信號采集和故障監(jiān)測整體架構(gòu)

道岔信號采集和故障監(jiān)測單元以FPGA 為核心處理器，如圖1 所示。主要包括以下4 個部分：1） 三相相電壓、三相電流以及表示電壓和表示電流等外部模擬信號的隔離和信號調(diào)理單元。2） 基于Σ-Δ AD 的轉(zhuǎn)換單元。3） 基于FPGA 的SINC3 數(shù)字濾波器和信號抽取單元。4） 基于FPGA 的故障監(jiān)測單元。其中第一部分、第二部分和第三部分組成信號采集單元，第四部分構(gòu)成故障監(jiān)測單元。來自道岔機外部的電壓電流信號經(jīng)過第一部分后完成信號隔離和比例調(diào)整，并將其送給第二部分進行模數(shù)轉(zhuǎn)換，再經(jīng)過第三部分完成數(shù)字抽取和信號采樣。采樣完成后一部分信號送給第四部分進行故障監(jiān)測，另一部分信號送給上位機進行處理。

圖1 道岔信號采集和故障監(jiān)測單元架構(gòu)框圖

2 道岔信號采集單元

道岔信號采集單元需要對軌旁道岔機的3 路三相電流信號、3 路三相相電壓、1 路表示電壓和1 路表示電流進行采集，精度需要達到1%。軌旁道岔機屬于室外設(shè)備，采樣信號在送給控制電路處理前，須考慮防止來自電源和負載道岔接口引入對控制側(cè)電路的噪聲干擾。該文設(shè)計的采集單元首先經(jīng)過隔離和信號調(diào)理電路對采集信號進行預(yù)處理，并將預(yù)處理后的信號送給Σ-ΔAD，再基于FPGA 編碼對SINC3 數(shù)字濾波器進行數(shù)字濾波和信號抽取。Σ-Δ 調(diào)制技術(shù)是基于過采樣、噪聲整形和數(shù)字抽取濾波的技術(shù)。與其他類型的AD 轉(zhuǎn)換器相比，Σ-ΔAD 基于過采樣和求均值技術(shù)，在不增加成本的基礎(chǔ)上，可降低噪聲影響，改善信噪比，從而有效提高分辨率；而其數(shù)字抽取濾波器位于Σ-ΔAD 后級，在轉(zhuǎn)換過程中噪聲抑制和響應(yīng)時間是可控的。這些特性使該采集方案非常適合在道岔機控制系統(tǒng)這種環(huán)境比較復(fù)雜的工況中使用，具體情況如下。

2.1 信號隔離和信號調(diào)理電路的設(shè)計

該文采用TI新推出的一種新型芯片AMC3301進行信號隔離，再搭配運放搭建信號調(diào)理電路。AMC3301 是一款采用電容隔離原理的芯片，隔離電壓等級可達4 250 V/min另外，這顆芯片內(nèi)置隔離DCDC，不需要配置獨立的隔離電源，因此基于AMC3301 的隔離電路比傳統(tǒng)的隔離芯片加隔離電源或者互感器隔離方案的面積要小很多。

三相相電壓與表示電壓的隔離調(diào)理電路相同，以A 相相電壓隔離調(diào)理電路為例，如圖2 所示，A 相電壓信號先經(jīng)過前級電阻分壓，增益記為。再經(jīng)過AMC3301 芯片進行信號隔離，增益記為，即為AMC3301 內(nèi)部增益（8.2）。然后由TLV9064IPWR 構(gòu)成的信號縮放電路進行信號比例調(diào)整，縮放比例記為。三相輸入相電壓的額定有效值為AC 220 V，峰值為AC 311 V。設(shè)計的電壓隔離調(diào)理電路最大可采集的輸入峰值電壓值為AC 450 V，由于所選的AMC3301 輸入范圍為±250 mV，內(nèi)部放大系數(shù)為8.2，因此可將配置為250 mV/450 V， 而為8.2，的值可以根據(jù)后級電路設(shè)置為1。電壓采集隔離電路的輸入/輸出關(guān)系如公式（1）所示。

式中：為來自道岔外部輸入A 相相電壓峰值；為經(jīng)過信號隔離芯片和調(diào)理電路轉(zhuǎn)換后的輸出電壓值。

三相電流和表示電流的隔離調(diào)理電路相同，以A 相電流隔離調(diào)理電路為例，將圖2 中的電阻分壓部分改為小電阻取樣電流信號，后續(xù)電路一致（如圖3 所示）。A相電流信號先經(jīng)過前級小電阻取樣，增益記為。再經(jīng)過AMC3301 芯片后，增益記為。然后經(jīng)過由TLV9064IPWR 構(gòu)成的信號縮放電路進行信號比例調(diào)整，縮放比例記為。三相輸入電流的額定有效值為2 A，峰值為±2.83 A，啟動電流最大值不超過±12 A。該文設(shè)計的電流隔離調(diào)理電路最大可采集的輸入電流峰值為±25 A，由于所選的AMC3301 輸入范圍為±250 mV，內(nèi)部放大系數(shù)為8.2，因此可將配置為250 mV/25 A，而即為8.2，的值可以根據(jù)后級電路設(shè)置為1。電流采集電路的輸入/輸出關(guān)系如公式（2）所示。

圖3 A 相輸入電流隔離調(diào)理電路框圖

式中：為來自道岔外部輸入A 相電流值峰值；為經(jīng)過信號隔離芯片和調(diào)理電路轉(zhuǎn)換后的輸出電壓值。

3 路三相相電壓、3 路三相電流信號、1 路表示電壓和1 路表示電流這些信號都在經(jīng)過上述信號隔離和調(diào)理電路后送給ADS1204 芯片進行模數(shù)信號轉(zhuǎn)換。

2.2 AD 轉(zhuǎn)換單元的設(shè)計

外部信號經(jīng)過上述隔離調(diào)理電路后送給AD 轉(zhuǎn)換單元進行處理。 該文AD 轉(zhuǎn)換單元采用來自TI 的Σ-ΔAD 芯片ADS1204，這是一款4 通道二階Σ-Δ 調(diào)制器，能將模擬輸入信號轉(zhuǎn)換為高速的單比特數(shù)據(jù)流。采用適當調(diào)制速率和數(shù)字抽取濾波器，該器件可在無丟碼的情況下實現(xiàn)16 位模數(shù)轉(zhuǎn)換。

該文設(shè)計的道岔信號采集電路總共采集8 路信號，采用了2 個4 通道ADS1204 芯片，采用單端接法，參考電壓使用內(nèi)置的2.5 V 電源，采樣時鐘使用外部有源晶振，可以將模擬轉(zhuǎn)換后產(chǎn)生的數(shù)據(jù)流信號送給FPGA 處理。

2.3 基于FPGA 的SINC3濾波和信號抽取單元的設(shè)計

經(jīng)過ADS1204 后將模擬輸入信號轉(zhuǎn)換為高速的單比特數(shù)據(jù)流，需要通過適當?shù)臄?shù)字濾波器重構(gòu)原始信息。在FPGA 內(nèi)部使用芯片手冊上推薦的SINC3 濾波器實現(xiàn)數(shù)字信號抽取。SINC3 濾波器是在高速采樣頻率下執(zhí)行下級級聯(lián)的階累加運算，將輸入的單比特數(shù)據(jù)流轉(zhuǎn)換成多比特數(shù)據(jù)。其中，SINC3 濾波器的三階累加運算，如圖 4（a） 所示。然后在低抽取頻率f下執(zhí)行級聯(lián)的階微分運算，獲取位流的均值為1 的密度，以完成濾波功能，其中，SINC3 的三階微分運算如圖4（b）所示。

圖4 SIN3 數(shù)字濾波器原理框圖

SINC 數(shù)字濾波器的階數(shù)的選擇與濾波器前端Σ-ΔAD 調(diào)制器的階數(shù)有關(guān) ，的取值至少要比Σ-ΔAD 調(diào)制器的階數(shù)大1，以防止邊帶外過度失真的噪聲調(diào)制進入基帶。

SINC 數(shù)字濾波器輸出數(shù)據(jù)的位數(shù)是輸入數(shù)據(jù)位數(shù)的倍 ，由于輸入數(shù)據(jù)是單比特的數(shù)據(jù)流，即也是輸出數(shù)據(jù)的位數(shù)。因此的大小由SINC 數(shù)字濾波器的階數(shù)和抽取率決定 ，三者之間滿足公式（3）。

SINC 數(shù)字濾波器輸出數(shù)據(jù)的頻率f（即數(shù)據(jù)抽取頻率）與采樣頻率滿足公式（4）。

SINC 數(shù)字濾波器在抽取率不同時，會產(chǎn)生不同的直流增益，與階數(shù)和抽取率滿足公式（5）。

SINC 數(shù)字濾波器的響應(yīng)時間是濾波器階數(shù)和抽取頻率的函數(shù)，如公式（6）所示。

由于所選擇的ADS1204 是一款二階Σ-Δ 調(diào)制器，因此選擇=3 的SINC3 的濾波器即可。當采用=10.24 MHz（該時鐘為系統(tǒng)時鐘的2 分頻，為了方便計算將采樣時鐘設(shè)為10.24 MHz） 時，根據(jù)公式（3）～公式（6）可得SINC3數(shù)字濾波器各參數(shù)間的關(guān)系，見表1。

由表1 可知，抽取率越高、直流增益越大，意味采樣點越多，輸出數(shù)據(jù)的位數(shù)越長，采樣精度也越高，但會導(dǎo)致濾波器響應(yīng)時間過長和輸出數(shù)據(jù)的頻率過低。

表1 SINC3 數(shù)字濾波器的各參數(shù)關(guān)系（fs=10.24 MHz）

如圖1 所示，ADS1204 轉(zhuǎn)換抽取的電流電壓信號須供后級的CPU 使用，綜合考慮電流、電壓值的精度會影響后級CPU 控制算法的精度，這一部分需要采集的信號須具有高精度的特點；而將采集到的信號與內(nèi)部閾值進行比較產(chǎn)生過流/過壓保護信號的過程須具有響應(yīng)時間短的特點，使系統(tǒng)及時響應(yīng)，以發(fā)揮很好的保護作用?；诖?，該文采用雙模塊抽取電壓電流信號，即將經(jīng)過FPGA 內(nèi)部采用額定抽取率為256 的濾波器的信號存到DPRAM 里面供后級CPU 讀取，而將經(jīng)過采用抽取率為16 的濾波器的信號與內(nèi)部閾值進行比較產(chǎn)生的過流/過壓信號送到故障監(jiān)測模塊進行處理。并且可以根據(jù)不同的系統(tǒng)軟件配置相應(yīng)的抽取率，十分靈活。

與其他一般AD 轉(zhuǎn)換加上CPU 讀取值的方案對比，一般的AD 轉(zhuǎn)換速度都是一定的，再加上CPU 任務(wù)繁重，一般只會在一個大周期250 ms 內(nèi)讀取1 次AD 轉(zhuǎn)換的值，且讀取的點數(shù)也有限制，不能達到較高的精度。與CPU 不同的是FPGA 具有并行處理的特點，采用抽取率為256 的濾波器響應(yīng)時間只有75 μs，道岔機的三相電流和三相電壓周期為20 ms，20 ms 內(nèi)最多可采集265 個點，該文設(shè)計的采集模塊20 ms 內(nèi)采集64 個點，并且在CPU 訪問FPGA 的間隔時間內(nèi)采樣連續(xù)10 個周期數(shù)據(jù)存在DPRAM 中供CPU一次讀取處理，大大減輕了CPU 負荷，提高了CPU 計算電流電壓有效值的精度。

同時，一般的AD 轉(zhuǎn)換加上CPU 讀取值的方案不能實時去監(jiān)控非正常的過壓過流信號，而現(xiàn)在利用FPGA 靈活可編程的特性，在內(nèi)部增加過流/過壓比較單元，并將過流/過壓狀態(tài)送給故障監(jiān)測模塊實時監(jiān)測，可在道岔發(fā)生堵轉(zhuǎn)、短路或其他異常情況下中斷CPU，使CPU 可以快速給出反應(yīng)，避免故障影響進一步擴大。

3 基于FPGA 的故障監(jiān)測單元的設(shè)計

道岔屬于室外設(shè)備，當發(fā)生自然災(zāi)害時，設(shè)備老化或操作不當就可能發(fā)生故障，一般故障類型包括混線、短路、斷線或堵轉(zhuǎn)等。反應(yīng)到道岔控制系統(tǒng)里為所采集的信號發(fā)生過壓、過流、欠壓、欠流、電壓曲線畸變或電流曲線畸變等現(xiàn)象。

該文設(shè)計的道岔故障監(jiān)測單元以FPGA 為中央處理單元、CPU 為輔助處理單元。FPGA 將與道岔相關(guān)的信號都進行了模擬量的采集存儲，并發(fā)送給上層CPU，使上層控制平臺具有實時監(jiān)測所有道岔相關(guān)信息的功能。

FPGA 內(nèi)將故障級別分為I 級和II 級，如圖1 所示。I 級故障包括CPU 下發(fā)的硬接線故障-CPU 綜合故障和內(nèi)置的看門狗模塊產(chǎn)生的喂狗不及時故障–看門狗故障。其中，看門狗故障是FPGA 對CPU 的監(jiān)控，當CPU 發(fā)生故障時，F(xiàn)PGA 及時作出反應(yīng)，發(fā)揮硬件冗余作用，提高系統(tǒng)安全性。將過流/過壓信號統(tǒng)一定義為II 級故障。過流/過壓故障信號為FPGA 內(nèi)部由SINC3 濾波器抽取出來的道岔3 路三相電壓、3 路三相電流、1 路表示電壓和1 路表示電流信號與FPGA 內(nèi)置對應(yīng)閾值的比較，連續(xù)讀取配置的次數(shù)都超過閾值后產(chǎn)生對應(yīng)的過壓/過流故障，共有4 路過壓信號和4 路過流信號。當發(fā)生任意一種故障時，F(xiàn)PGA都會給CPU 發(fā)送中斷，CPU 可以讀取存在FPGA 內(nèi)的對應(yīng)的故障號，并進行后續(xù)處理。

當產(chǎn)生I 級故障時，F(xiàn)PGA 產(chǎn)生故障中斷信號給CPU，CPU 讀取故障并進行相應(yīng)處理。同時，F(xiàn)PGA 產(chǎn)生封鎖隔離繼電器驅(qū)動的命令，及時讓隔離繼電器失電落下，斷開輸入380 V AC 電源和道岔之間的通路，使道岔系統(tǒng)導(dǎo)向安全側(cè)。當產(chǎn)生II 級故障時，F(xiàn)PGA 僅產(chǎn)生故障中斷信號給CPU，CPU 讀取故障并根據(jù)其他信息進行相應(yīng)處理。在故障排除后，可由CPU 發(fā)送動態(tài)復(fù)位信號，當復(fù)位信號有效時復(fù)位故障監(jiān)測單元，解除保護狀態(tài)，比傳統(tǒng)的單一命令解除保護狀態(tài)更加安全。

利用I 級故障及時斷開隔離繼電器的反應(yīng)時間為微秒級，保證在系統(tǒng)發(fā)生嚴重故障時可以及時作出故障導(dǎo)向安全的反應(yīng)；而將過流/過壓信號定義為II 級故障，使FPGA可以實時給CPU 報警，給 CPU 及時作出相應(yīng)的處理提供可能，又給CPU 留有內(nèi)部識別判斷寬恕時間，不會在小噪聲的影響下切斷系統(tǒng)影響運行。與傳統(tǒng)的故障處理方法相比，該文所述的方案在提高安全性的同時，又保證了可靠性。

4 試驗分析

以上文的道岔信號采集和故障監(jiān)測原理為基礎(chǔ)，開發(fā)了道岔控制單元硬件電路，在實驗室搭建了以道岔控制單元硬件電路板為主控單元控制S700K-C 轉(zhuǎn)轍機的測試平臺。在測試平臺制造道岔轉(zhuǎn)轍機過流等故障，控制平臺可及時響應(yīng)，導(dǎo)向安全側(cè)，符合系統(tǒng)設(shè)定預(yù)期，說明FPGA數(shù)據(jù)處理準確，對故障響應(yīng)快速，系統(tǒng)運行安全、穩(wěn)定。

啟動轉(zhuǎn)轍機，測試板卡采樣信號精度指標符合預(yù)期1%的需求。在空載時，正驅(qū)轉(zhuǎn)轍機到定位，上位機監(jiān)測到的道岔功率，如圖5 所示。輸出的三相相電流波形如圖6 所示（圖6（a）、圖6（b）以及圖6（c）分別對應(yīng)A、B 以及C 三相電流）。上位機打印出來的波形數(shù)據(jù)是利用FPGA 采集到的三相電壓和三相電流信號計算得出的。

圖5 S700K-C 轉(zhuǎn)轍機空載時輸出總功率波形

圖6 S700K-C 轉(zhuǎn)轍機空載時正驅(qū)電流波形

5 結(jié)論

該文提出的集成道岔信號采樣和故障監(jiān)測功能的硬件控制單元在搭建的道岔控制實驗室平臺上，測試運行正常，電流電壓采集精度符合預(yù)期，并開展了多次故障模擬測試，故障監(jiān)測單元響應(yīng)實時，實現(xiàn)了快速且有效保護的目標。另外，該文所述的故障監(jiān)測功能是集成在具有道岔執(zhí)行功能的硬件電路板上的，與傳統(tǒng)的分別用2 套硬件電路板實現(xiàn)執(zhí)行功能和監(jiān)測功能的方案相比，其具有更小型化的特點，并且還可以節(jié)約成本。