基于干擾補償?shù)?D NAND閃存錯誤緩解算法

曹馥源，楊 柳，劉 楊，霍宗亮

（1.中國科學院微電子研究所，北京 100029；2.中國科學院大學，北京 100049）

0 引 言

近年來，NAND閃存以其高密度、高傳輸速度、低功耗等優(yōu)點被廣泛應用于各類信息存儲設備中。NAND閃存制造工藝節(jié)點的降低進一步提高了存儲密度，降低了單位比特成本。然而，更高的存儲密度同時也帶來了更加嚴重的可靠性問題即不斷縮小的存儲單元所能儲存的電子數(shù)量也越來越少，閃存單元內(nèi)獲得或者流失部分電子都將引起閃存單元閾值電壓的改變，進而改變閃存單元內(nèi)的數(shù)據(jù)儲存狀態(tài)，導致數(shù)據(jù)出錯。NAND閃存中存在的錯誤是由多種效應引起的噪聲導致，主要包括編程/擦除噪聲、數(shù)據(jù)保留噪聲、讀干擾和編程干擾噪聲。其中，讀干擾和數(shù)據(jù)保留噪聲所引發(fā)的可靠性問題在NAND閃存中廣泛存在，是NAND閃存錯誤的主要來源。隨著三維堆疊閃存技術的出現(xiàn)和多值存儲技術的進一步發(fā)展，提升NAND閃存的可靠性已成為國內(nèi)外科研院所和產(chǎn)業(yè)界研究的熱點，也成為提升基于NAND閃存的存儲產(chǎn)品核心競爭力的關鍵。改善工藝、器件，優(yōu)化電路設計和采用可靠性算法是常用的幾種提高NAND閃存可靠性的方法。然而，對硬件結(jié)構(gòu)和制造工藝進行調(diào)整所需的成本都很高。因此，通過設計更加先進的算法來提升NAND閃存的可靠性就成為一個重要的研究方向。

1 NAND閃存可靠性基礎

根據(jù)存儲單元閾值電壓偏移方向，可將NAND閃存中的錯誤分為左偏和右偏兩種類型。兩類錯誤示意圖如圖1所示。

圖1 NAND閃存中的兩類錯誤

隨著數(shù)據(jù)保留時間的增加，NAND閃存單元內(nèi)存儲的電荷會逐漸泄露，導致存儲單元閾值電壓降低，整體閾值電壓分布向左偏移，如圖1a）所示。由于讀電壓通常是固定值，因此讀出的數(shù)據(jù)會發(fā)生部分比特位反轉(zhuǎn)，引起數(shù)據(jù)出錯。隨著編程/擦除循環(huán)次數(shù)的增加，NAND閃存保持電荷能力會變得越來越差，數(shù)據(jù)保留效應所引發(fā)的可靠性問題將變得更加嚴重。

NAND閃存編程干擾和讀干擾原理如圖2所示。當對NAND閃存頁編程時，需在編程的字線上施加編程電壓，不需要編程的單元處于圖2所示的pass模式，施加一個較小的電壓。由于電壓所產(chǎn)生的弱編程效應以及相鄰字線單元間存在的寄生電容耦合效應，在對NAND閃存字線進行編程時，其他未被編程字線的閃存的閾值電壓也隨之升高，整體閾值電壓分布向右偏移，如圖1b）所示，最終引發(fā)編程干擾錯誤。

圖2 NAND閃存中的干擾原理

讀干擾與編程干擾類似，在進行讀操作時，讀電壓（）施加在選定的字線上，其他字線施加一個較小的電壓，引發(fā)的弱編程效應使得閃存塊內(nèi)未被讀取的閃存單元閾值電壓升高。當多次讀取同一個單元而不進行擦除操作時，會發(fā)生讀干擾錯誤。相比于編程干擾，讀干擾的較小，每次讀操作所產(chǎn)生的閾值偏移比較微弱。然而，NAND閃存單元在擦除前只能進行一次編程，讀操作則不受限制。一個單元的讀操作次數(shù)遠大于編程操作的次數(shù)，使得讀干擾現(xiàn)象在實際應用中更為普遍，已成為影響NAND閃存可靠性的重要因素。

通常采用定期刷新機制來防止數(shù)據(jù)保留錯誤的累積，具體方法是：定期將長時間未訪問的閃存塊中的數(shù)據(jù)讀出，糾錯后重新將正確的數(shù)據(jù)寫入新的閃存塊中。然而，定期刷新機制會產(chǎn)生額外的編程和擦除操作，從而加速SSD的損耗。因此，Tanakamaru等人提出了一種基于讀電壓脈沖的數(shù)據(jù)恢復技術（Data Retention-error Recovery Pulse，DRRP），對發(fā)生數(shù)據(jù)保留錯誤的單元反復施加讀電壓脈沖，從而補償數(shù)據(jù)保留損失的電荷，在經(jīng)過1 000次的讀電壓脈沖后，誤碼率下降了55%。由于讀電壓脈沖較低，導致每次注入的電荷數(shù)量較少，因此數(shù)據(jù)恢復需要較多的讀脈沖操作次數(shù)。

為了提高數(shù)據(jù)恢復的效率，Ma等人提出使用更高的字線編程干擾電壓脈沖（Word-line Program Disturbance，WPD）來對發(fā)生數(shù)據(jù)保留錯誤的單元進行數(shù)據(jù)恢復，經(jīng)過100次編程電壓脈沖后，誤碼率下降了75%。然而，應用DRRP和WPD方法都需要較多的冗余操作，因此這兩種方案僅在ECC糾錯失敗時執(zhí)行。由于NAND廠商只對外開放讀、編程和擦除等基本操作命令，用戶無法對單元進行多次編程以及自行調(diào)整NAND的操作電壓，導致DRRP和WPD方法應用門檻較高。

Ha等人通過對金融、搜索引擎、數(shù)據(jù)庫等以讀操作為主的工作負載進行分析研究，發(fā)現(xiàn)讀操作的邏輯塊地址（Logical Block Address，LBA）有著很強的空間集中性，即大量的讀操作集中在少數(shù)的LBA范圍內(nèi)，這些不斷被讀取的數(shù)據(jù)被稱為讀熱數(shù)據(jù)。在NAND閃存中，這種針對一個閃存頁的大量連續(xù)讀操作將導致讀干擾錯誤的積累。對于讀干擾導致的數(shù)據(jù)誤碼增加的問題，Kim提出一種與定期刷新類似的方式來緩解讀干擾錯誤，稱為讀回收。讀回收的關鍵思想是：為每個閃存塊設置一個最大讀次數(shù)，當讀次數(shù)達到預先設定的閾值后，讀回收機制將把該塊內(nèi)的數(shù)據(jù)重新編程到新塊中去。與針對數(shù)據(jù)保留錯誤的定期刷新機制類似，讀回收也會引發(fā)大量的額外讀寫操作，進而影響SSD的性能。

本文根據(jù)編程干擾、讀干擾與數(shù)據(jù)保留效應對NAND閃存閾值電壓產(chǎn)生相反方向的偏移現(xiàn)象，結(jié)合3D NAND閃存結(jié)構(gòu)特點，提出一種基于干擾補償?shù)腻e誤緩解算法。該算法可同時緩解讀干擾導致的閾值電壓左偏和數(shù)據(jù)保留所引發(fā)閾值電壓右偏造成的兩類數(shù)據(jù)出錯，且僅需要極小的額外讀寫開銷，易于實現(xiàn)。

2 基于干擾補償?shù)腻e誤緩解算法

3D NAND閃存的垂直溝道結(jié)構(gòu)如圖3a）所示，一個閃存塊由垂直方向的不同層組成，每層包含多條字線，一根字線上所連接的所有單元構(gòu)成一個閃存頁。

圖3 3D NAND閃存陣列示意圖

由第1節(jié)介紹的編程干擾和讀干擾原理可知，在對3D NAND閃存某一層的閃存頁進行編程操作和讀操作時，會對其他層的字線施加一個電壓，產(chǎn)生使閾值電壓向右偏移的干擾效應，引發(fā)干擾錯誤。

基于3D NAND閃存的多層結(jié)構(gòu)和數(shù)據(jù)干擾原理，將傳統(tǒng)的閃存塊以層為單位，分為普通數(shù)據(jù)存儲層和讀熱數(shù)據(jù)預留層。如圖3b）所示，在3D NAND閃存中預留一層的閃存頁用于單獨存放讀熱數(shù)據(jù)，稱為讀熱數(shù)據(jù)預留層。通過識別讀熱數(shù)據(jù)并定期將其遷移到“冷閃存塊”（即長時間未被訪問的閃存塊）的讀熱數(shù)據(jù)預留層中，所產(chǎn)生的編程操作以及大量的讀操作可以補充泄露的電荷，以降低NAND閃存的數(shù)據(jù)保留錯誤，同時也阻止了讀干擾錯誤的累積。

干擾補償算法流程如圖4所示，在存入數(shù)據(jù)時，首先對普通數(shù)據(jù)存儲層進行編程操作，通過比較每個閃存頁的讀次數(shù)，可以區(qū)分出讀熱頁和讀冷頁。然而，如果準確記錄每個閃存頁的所有讀操作，將占用相當大的內(nèi)存空間。為了節(jié)約內(nèi)存開銷，根據(jù)讀熱數(shù)據(jù)LBA分布的空間集中性，可使用一個比特飽和計數(shù)器，通過部分記錄每個閃存頁的讀次數(shù)就能區(qū)分冷熱數(shù)據(jù)，當該閃存頁被讀請求訪問時，計數(shù)器值加1。當閃存頁被寫請求訪問時，讀計數(shù)器置0。閃存塊每經(jīng)歷×2次讀操作就對塊內(nèi)所有閃存頁的讀計數(shù)器進行檢測，若讀計數(shù)器達到飽和，該閃存頁被標記為讀熱頁，然后將塊內(nèi)所有讀熱頁重新編程到冷閃存塊內(nèi)的讀熱數(shù)據(jù)預留層。最終修改地址映射表，將原閃存頁標記為無效。

圖4 干擾補償算法流程

干擾補償前后的閾值電壓分布示意圖如圖5所示。在初始階段，NAND閃存的誤碼率較低，閾值電壓分布如圖5a）所示。經(jīng)一段時間的數(shù)據(jù)保留后，如圖5b）所示，NAND閃存單元的閾值電壓分布向左偏移，數(shù)據(jù)保留錯誤增多。經(jīng)過編程干擾和讀干擾的電荷補償，閾值電壓將向右移動，如圖5c）所示，此時數(shù)據(jù)保留所導致的錯誤可被部分緩解。

圖5 干擾補償前后的閾值電壓分布示意圖

3 實驗與分析

3.1 實驗環(huán)境搭建

采用開源的固態(tài)盤模擬器3Dsim對本文提出的干擾補償算法進行評估。

3Dsim支持現(xiàn)有3D NAND閃存的主要操作指令，通過運行從實際應用場景中收集的負載蹤跡文件（trace），以模擬3D NAND閃存的使用情況。實驗采用的芯片是長江存儲Gen2256Gb NAND顆粒，該閃存為64層的TLC閃存，每層包含18個閃存頁，每個閃存頁大小為16 KB。根據(jù)實際芯片的參數(shù)，在3Dsim中配置SSD仿真參數(shù)，具體信息如表1所示。

表1 SSD參數(shù)配置信息

為了對本算法的讀熱數(shù)據(jù)遷移效果進行評估，本實驗選取4種常用的讀密集型負載文件，其參數(shù)如表2所示。

表2 負載文件信息

3.2 算法性能分析

實驗對比了應用干擾補償算法和未應用補償算法兩種情況下，單個閃存塊最大讀次數(shù)和熱頁遷移至冷塊后所產(chǎn)生的平均讀次數(shù)、最大讀次數(shù)，前者反映了算法對讀干擾噪聲的抑制作用，后者反映了可用于恢復冷塊中數(shù)據(jù)保留錯誤的讀干擾脈沖次數(shù)。

圖6為單個閃存塊最大讀次數(shù)的變化情況，通過定期對讀熱數(shù)據(jù)進行遷移，4種負載的塊最大讀次數(shù)分別下降了86.6%，87.5%，94.6%和96.8%，有效阻止了讀干擾錯誤的累積。

圖6 不同負載下單個閃存塊最大讀次數(shù)

基于4種負載文件仿真，記錄了遷移的讀熱頁數(shù)量，以及讀熱頁遷移至冷塊后所產(chǎn)生的平均讀次數(shù)和最大讀次數(shù)，如表3所示。

表3 讀熱數(shù)據(jù)遷移結(jié)果

根據(jù)表3的仿真結(jié)果，在實際芯片上測試了本文提出的干擾補償算法和DRRP技術對數(shù)據(jù)保留錯誤的恢復效果。本實驗的數(shù)據(jù)保留通過高溫烘烤加速來實現(xiàn)，根據(jù)Arrhenius定律計算得出，在125℃烘烤1 h近似等于數(shù)據(jù)在25℃的常溫下存儲1年。在編程擦除4 000次、1年的數(shù)據(jù)保留時間的閃存塊中，首先對前63層閃存頁進行編程，并記錄誤碼數(shù)；然后經(jīng)過高溫烘烤加速后，對第64層閃存頁進行編程，來模擬讀熱數(shù)據(jù)的遷移；再對64層閃存進行連續(xù)讀操作，每隔1 000次讀操作對閃存塊中前63層閃存頁的誤碼數(shù)進行一次檢測。以1年數(shù)據(jù)保留后（烘烤后）的誤碼率為基準，誤碼率的變化如圖7所示。

圖7 數(shù)據(jù)保留時間為1年時，誤碼率的變化

由圖7可知，在經(jīng)歷了50 000次的讀操作后，傳統(tǒng)的DRRP技術最多只能將1年的數(shù)據(jù)保留錯誤降低23%，此后，隨著讀操作次數(shù)的增加，誤碼率基本不再變化。采用本文提出的干擾補償算法后，WPD僅對最后一層字線的編程操作所引發(fā)的編程干擾，就能將1年的數(shù)據(jù)保留錯誤降低39%，這意味著即使在讀熱數(shù)據(jù)較少的情況下，該算法依然有較好的錯誤緩解效果。其中，prxy負載在遷移讀熱數(shù)據(jù)至新的閃存塊后最多累積了93 210次讀操作，此時數(shù)據(jù)保留所產(chǎn)生的誤碼率可降低58%，在DRRP和WPD技術的基礎上又降低了35%和19%。

由于有效利用了讀熱數(shù)據(jù)所產(chǎn)生的讀干擾電壓脈沖，與DRRP技術和WPD技術相比，本文算法額外開銷只有對讀熱數(shù)據(jù)的定期遷移所產(chǎn)生的讀操作和編程操作，可忽略不計。

4 結(jié) 論

基于對NAND閃存中的數(shù)據(jù)干擾現(xiàn)象以及數(shù)據(jù)保留現(xiàn)象的分析研究，同時結(jié)合3D NAND閃存結(jié)構(gòu)特點，本文提出一種干擾補償算法。該算法將3D NAND閃存分為讀熱數(shù)據(jù)預留層和普通數(shù)據(jù)存儲層，利用讀熱數(shù)據(jù)遷移時的編程干擾和遷移后的讀干擾電壓脈沖，實現(xiàn)對數(shù)據(jù)保留效應的電荷補償，同時阻止讀干擾效應的累積，提高3D NAND閃存的可靠性。

采用長江存儲3D TLC NAND作為實驗樣本，在3Dsim固態(tài)盤模擬器和實際芯片上對干擾補償算法效果進行了驗證。結(jié)果表明，在編程擦除4 000次、1年的數(shù)據(jù)保留時間的條件下，與未應用干擾補償算法相比，采用本文算法的NAND閃存數(shù)據(jù)保留誤碼率降低58%，閃存塊最大讀次數(shù)降低96.8%；與應用DRRP和WPD技術相比，采用本文算法的NAND閃存誤碼率分別在兩者的基礎上又降低35%和19%，表明該算法的錯誤緩解效果優(yōu)于DRRP和WPD技術，且冗余操作更少，能夠有效緩解當前日益嚴重的NAND閃存可靠性問題。