一種具有高擊穿電壓和低導(dǎo)通電阻的新型鰭狀柵極LDMOS*

蔣志林，王旭鋒，于平平，姜巖峰

(江南大學(xué)電子工程系，物聯(lián)網(wǎng)技術(shù)應(yīng)用教育部工程研究中心，江蘇 無(wú)錫 214122)

近年來(lái)碳化硅(SiC)和III－V 族型的氮化鎵(GaN)器件因其具備高電子遷移率，高特征頻率，耐高壓和耐高溫等優(yōu)點(diǎn)被認(rèn)為是高功率開(kāi)關(guān)器件的最優(yōu)選擇，但這兩者在生產(chǎn)中材料的晶體缺陷率一直很高，導(dǎo)致價(jià)格居高不下，難以大規(guī)模應(yīng)用[1－3]。隨著5G 技術(shù)的迅速發(fā)展，移動(dòng)通訊系統(tǒng)中大量采用射頻電路，工作頻率在幾百M(fèi)Hz 到幾個(gè)GHz 之間，迫切需要價(jià)格合適的高頻高耐壓的功率開(kāi)關(guān)器件[4－6]，同時(shí)便攜式設(shè)備快速充電器的驅(qū)動(dòng)電路也需要高頻大電流耐高壓的開(kāi)關(guān)器件[7]。區(qū)別于GaN 和SiC 功率器件需特殊制造工藝[8－9]，橫向雙擴(kuò)散MOSFET(LDMOS)同CMOS 工藝兼容[10]，其導(dǎo)通電阻也很小，耐壓也很高，且價(jià)格便宜性能穩(wěn)定，非常適合作為以上領(lǐng)域中所需的大功率開(kāi)關(guān)器件。

LDMOS 型功率器件的主要電學(xué)特性包含比導(dǎo)通電阻(Ron.sp)、源漏擊穿電壓(BVpp(Si))以及開(kāi)關(guān)速度，可以由式(1)和式(2)計(jì)算得出[11]，其中q是電子電荷，WD是導(dǎo)電溝道寬度，μn是電子遷移率，ND是N 漂移區(qū)電子濃度。

由式(1)和(2)可知，通常增強(qiáng)型MOSFET 導(dǎo)電溝道的形成需要向柵電極施加電壓，而溝道有效寬度對(duì)器件的比導(dǎo)通電阻具有很大的影響[12]。當(dāng)有效寬度一定時(shí)Ron.sp和BVpp(Si)都隨著ND的降低而反向增加。高擊穿電壓通常伴隨著大比導(dǎo)通電阻，而實(shí)際應(yīng)用中常要求較高擊穿電壓和較小導(dǎo)通電阻并存，如何緩解這種矛盾是LDMOS 設(shè)計(jì)的難點(diǎn)。以往的研究思路有:添加以半絕緣的多晶硅制成的電阻場(chǎng)板，使漂移區(qū)電場(chǎng)分布更均勻，在降低漂移區(qū)表面峰值電場(chǎng)的同時(shí)提高中部橫向電場(chǎng)強(qiáng)度[13－14]；通過(guò)改變漂移區(qū)梯度摻雜濃度提高器件耐壓并降低導(dǎo)通電阻[15]，但會(huì)增加工藝復(fù)雜度；通過(guò)改變N 漂移區(qū)長(zhǎng)度來(lái)增大擊穿電壓[16]，但會(huì)同時(shí)增大導(dǎo)通電阻。

本文結(jié)合上述思路，在傳統(tǒng)LDMOS(Con-LDMOS)的基礎(chǔ)上加入嵌入式場(chǎng)板得到鰭狀柵極LDMOS(FG-LDMOS)，該器件橫截面上溝道變得曲折，能在不增大自身體積的情況下實(shí)現(xiàn)了溝道有效寬度的增加，提高了擊穿電壓，降低了比導(dǎo)通電阻[17]。

1 器件結(jié)構(gòu)與制備

Con-LDMOS 和新型FG-LDMOS 的結(jié)構(gòu)分別如圖1(a)和圖1(b)所示，該FG-LDMOS 中的鰭狀柵極是通過(guò)在溝道處刻蝕一組淺溝槽[18－19]，再經(jīng)熱氧化后填充半絕緣的多晶硅而形成的，沿著AB 線剖開(kāi)后包含溝道的FG-LDMOS 橫截面如圖1(c)所示，可以清晰地看出除了在柵極正下方形成N 溝道外，在垂直插入柵結(jié)構(gòu)的每一側(cè)都增加了2 個(gè)豎向的溝道結(jié)構(gòu)。

圖1 兩種器件的結(jié)構(gòu)圖及FG-LDMOS 的橫截面圖

圖2(a)和2(b)分別顯示出了Con-LDMOS 和FG-LDMOS 在導(dǎo)通時(shí)SiO2層下電子的分布情況。由于插入了鰭狀柵極，極大地增加了SiO2下方與P襯底交界處形成的溝道的有效寬度，從而加寬了自由電子的傳輸通道，提供更大的導(dǎo)通電流。此外以多晶硅插入結(jié)構(gòu)作為場(chǎng)板增強(qiáng)了器件的場(chǎng)板效應(yīng)，提高了其耐壓值。鰭狀柵極的CMOS 工藝步驟如圖3 所示，首先在P 襯底上刻蝕出鰭狀溝槽，對(duì)其表面進(jìn)行熱氧化形成很薄的SiO2絕緣層，然后填充相應(yīng)形狀的多晶硅，最后一層鋁作為金屬電極。該FG-LDMOS 外延層中漂移區(qū)的厚度為1.5 μm，在生成鰭狀柵極的過(guò)程中，柵漏極間會(huì)伴生出RESURF(Reduced Surface Field)結(jié)構(gòu)，利用器件中電場(chǎng)分布的二維效應(yīng)降低其表面電場(chǎng)，讓器件的雪崩擊穿發(fā)生在體內(nèi)而不是表面，如此可進(jìn)一步增大器件的擊穿電壓。

圖2 器件導(dǎo)通時(shí)氧化層下方N 溝道中電子分布

圖3 FG-LDMOS 的工藝步驟

2 仿真與分析

利用Silvaco TCAD 對(duì)FG-LDMOS 的輸出特性、傳輸特性、擊穿電壓、比導(dǎo)通電阻和開(kāi)關(guān)特性進(jìn)行仿真[20]。仿真參數(shù)如表1 所示，F(xiàn)G-LDMOS 與Con-LDMOS 兩者的溝道長(zhǎng)度都為1 μm，柵極氧化層厚度都為50 nm，器件尺寸都為10 μm×3 μm×10 μm，兩者的襯底、P 阱、N 漂移區(qū)和源/漏區(qū)摻雜濃度分別為5×1014cm－3、1×1017cm－3、1×1016cm－3、1×1020cm－3。FG-LDMOS 向下的刻蝕深度為1.5 μm，其等效溝道寬度WD－FG＝1.5 μm×6＋3 μm＝12 μm。

表1 器件仿真參數(shù)

根據(jù)文獻(xiàn)[21－22]可知，F(xiàn)G-LDMOS 器件的RESURF 結(jié)構(gòu)會(huì)改變其柵漏極間的表面電場(chǎng)，使靠近柵漏兩端的電場(chǎng)分布翹起來(lái)，在y軸方向(與AB線平行)上取多組截面測(cè)量沿x軸方向(即從源極到漏極)的電場(chǎng)強(qiáng)度分布情況后求出平均曲線，再將其與Con-LDMOS 的電場(chǎng)強(qiáng)度分布情況對(duì)比得圖4。分析可得兩種器件的開(kāi)關(guān)電壓大部分由位于4 μm 到5 μm 處的N 溝道承擔(dān)，兩者的電場(chǎng)強(qiáng)度峰值都出現(xiàn)在源極到漏極方向的N 溝道起始處(即4 μm 處)，其中FG-LDMOS 的電場(chǎng)強(qiáng)度峰值比Con-LDMOS 的小1×105V/cm，表明該FG-LDMOS的電場(chǎng)分布更均勻[22]。這是因?yàn)镕G-LDMOS 在N漂移區(qū)下降速度變小，其電場(chǎng)強(qiáng)度沿x軸方向積分得到的擊穿電壓變大了。當(dāng)漂移區(qū)摻雜濃度都為1×1016cm－3且VGS＝0 V 時(shí)，從如圖5 可知FG-LDMOS的擊穿電壓較Con-LDMOS 從80 V 提高到100 V，提升了25%。

圖4 Con-LDMOS 和FG-LDMOS 的器件橫向電場(chǎng)強(qiáng)度分布

圖5 Con-LDMOS 和FG-LDMOS 的漏極電流IDS與漏源電壓VDS的關(guān)系

由于P 阱摻雜濃度是從上到下遞減的，導(dǎo)致溝槽側(cè)壁的氧化物－硅交界處縱向電子濃度隨槽深遞減，側(cè)壁溝道中電場(chǎng)強(qiáng)度也隨深度遞減，使FG-LDMOS 的場(chǎng)板效應(yīng)較Con-LDMOS 增強(qiáng)，這進(jìn)一步引起器件開(kāi)關(guān)特性的變化。受此影響的兩種器件的轉(zhuǎn)移特性和跨導(dǎo)特性曲線如圖 6，可見(jiàn)FG-LDMOS 的閾值電壓僅為1.1 V，比Con-LDMOS的閾值電壓(2.0 V)降低了45%；同時(shí)FG-LDMOS的最大跨導(dǎo)為0.26 mS，比Con-LDMOS 的最大跨導(dǎo)(0.13 mS)高出一倍；在相同的柵極偏置電壓下FG-LDMOS 具有更大的漏極電流。此外隨著跨導(dǎo)的增加，開(kāi)關(guān)器件的上升和下降延時(shí)均減小，進(jìn)而改善系統(tǒng)的高頻特性。

圖6 Con-LDMOS 和FG-LDMOS 的轉(zhuǎn)移特性和跨導(dǎo)特性曲線

兩種器件的電流密度分布情況分別如圖7(a)和(b)所示，將電流密度值取以10 為底的對(duì)數(shù)后從0 到6(單位A/cm2)分成10 等份。當(dāng)VDS＝20 V，VGS＝3 V 時(shí)，F(xiàn)G-LDMOS 工作在飽和區(qū)，此時(shí)Con-LDMOS 的電流密度值能達(dá)到103量級(jí)，而FGLDMOS 的卻能達(dá)到105量級(jí)。這表明由于鰭狀柵極的作用，F(xiàn)G-LDMOS 最大電流密度也更高，在通道中具有更大的電流密度分布范圍，故其積分得來(lái)的導(dǎo)通電流IDS應(yīng)比Con-LDMOS 高得多。圖8 所示的Con-LDMOS 和FG-LDMOS 的輸入輸出特性曲線驗(yàn)證了這一推論，當(dāng)柵極偏置電壓同為3 V 時(shí)，Con-LDMOS 的飽和電流為0.046 mA，而FG-LDMOS 的飽和電流為0.29 mA，增加了530%，可見(jiàn)同等情況下FG-LDMOS 具有更大的導(dǎo)通電流。

圖7 當(dāng)VDS=20 V 且VGS=3 V 時(shí)兩種器件電流密度分布

圖8 兩種器件的在不同柵壓下的輸入輸出特性曲線

表2 列出了Con-LDMOS 和FG-LDMOS 的比導(dǎo)通電阻Ron.sp和品質(zhì)因數(shù)FOM。FG-LDMOS的比導(dǎo)通電阻與Con-LDMOS 相比，從3.62 mΩ/cm2降低到2.68 mΩ/cm2，減小了25%；FG-LDMOS 的品質(zhì)因數(shù)與Con-LDMOS 相比從1.84 MW/cm2增加至3.58 MW/cm2，提高了94.5%。綜上該FG-LDMOS 的優(yōu)勢(shì)非常明顯。

表2 兩種器件的比導(dǎo)通電阻與品質(zhì)因數(shù)對(duì)比

功率MOSFET 的開(kāi)關(guān)速率取決于等效輸入電容器的充電或放電速率。圖9 表示FG-LDMOS 與Con-LDMOS 開(kāi)啟時(shí)的延時(shí)特性及相應(yīng)的測(cè)試方法:在柵極輸入一個(gè)幅值為4 V 的階躍信號(hào)Vin，其上升時(shí)間為1 ns，觀察輸出電壓Vout的下降情況。Vout的一端與60 V 的VDD 連接，另一端通過(guò)LDMOS 接地。仿真得出Con-LDMOS 開(kāi)啟延時(shí)為0.92 ns，而FG-LDMOS 的開(kāi)啟延時(shí)僅為0.81 ns，減小了12%。FG-LDMOS 開(kāi)關(guān)速度變快，除了受其閾值電壓下降作用外，其結(jié)構(gòu)中寄生參數(shù)的影響也不容忽視。

圖9 兩種器件開(kāi)啟時(shí)的瞬態(tài)特性曲線

米勒電容CGD隨著漏極－源極電壓VDS的增大而減小，電容柵極電荷量QGD隨之變化[23－24]。米勒電容是影響LDMOS 高頻開(kāi)關(guān)的最大寄生參數(shù)，會(huì)改變開(kāi)關(guān)的延時(shí)特性，其測(cè)量方法如圖10 電路所示，當(dāng)VDS上升到3 V 后，寄生柵漏電容CGD趨于穩(wěn)定。Con-LDMOS 的CGD降至0.68×10－16F/μm，而該FGLDMOS 的CGD降至0.46×10－16F/μm，較前者減小了32.4%，從而減小了寄生參數(shù)，改善了高頻特性。

圖10 兩種器件米勒電容CGD隨VDS的變化曲線

3 結(jié)論

本文提出了一種新的鰭狀柵極結(jié)構(gòu)的FG-LDMOS，在不改變器件尺寸大小的情況下增加了導(dǎo)電溝道的有效寬度，與相同大小的Con-LDMOS 相比，其擊穿電壓提高了25%，比導(dǎo)通電阻降低了25%，跨導(dǎo)gm幾乎增大了一倍，品質(zhì)因數(shù)FOM 提高了94.5%?？梢灶A(yù)見(jiàn)的是，該FG-LDMOS 在射頻通信系統(tǒng)和高頻驅(qū)動(dòng)電路中有一定的應(yīng)用價(jià)值。