基于MDIDS的低噪聲放大器芯片協同優(yōu)化設計

樊 琴　鄧建華　王云秀　

基于MDIDS的低噪聲放大器芯片協同優(yōu)化設計

樊 琴1鄧建華2王云秀1

（1.西華師范大學電子信息工程學院，四川 南充 637009；2.四川中測微格科技有限公司，四川 成都 610000）

文章基于MDIDS軟件設計了一個低噪聲放大器-微波單片集成電路（LNA-MMIC），利用ADS、Flotherm、Ansys軟件分別構建其相應學科領域的仿真模型，通過MDIDS軟件實現仿真模型間的數據傳輸以及芯片的電路—電磁—熱—結構疲勞協同優(yōu)化。結果表明基于MDIDS軟件的LNA-MMIC芯片協同優(yōu)化設計方法是可行的，能夠同時達到多個學科的設計指標，大大縮短了設計時間，提高了設計效率。

低噪聲放大器；協同優(yōu)化；電路—電磁—熱—結構疲勞

引言

低噪聲放大器位于通信系統前端，主要對天線接收到的微弱信號進行線性放大并且要盡可能少地引入電路內部噪聲，是通信系統的重要組成部分。在低噪聲放大器芯片（LNA-MMIC）的設計中，單純關注其電路電磁的仿真結果是不夠的，還需要考量電路中熱、結構疲勞等多個學科領域的仿真結果[1]。MMIC芯片的傳統設計模式是由專業(yè)人員分別在電路、電磁、熱、結構疲勞學科領域進行單樣本串行設計，逐步進行，一旦最后一個環(huán)節(jié)的仿真結果指標不滿足設計需求，之前的流程必須重新再來，通常需要歷經多次反復仿真才能基本達到最終的設計指標要求，其設計效率較低，指標難以優(yōu)化提升，可靠性分析與良品率分析幾乎難以實現。為盡量減弱各學科之間存在的矛盾和耦合情況，多學科設計優(yōu)化（Multidisciplinary Design Optimization，MDO）開始應用于工程系統設計中。多學科協同優(yōu)化設計最先應用于航空航天領域，目前在武器、建筑、機械、電子等各個領域的設計研究都很活躍[2]。MDIDS通過建立多變量、多目標、跨仿真器綜合模型，結合新穎的多目標評價技術，采用云協同設計模式實現多學科間的協同優(yōu)化，尋找最優(yōu)的設計方案。將整個設計綜合考慮，協同仿真，這樣既能降低LNA-MMIC芯片的設計周期，也能提高仿真指標的可信度，為芯片的生產制造提供更加可靠的保障。

本文針對LNA-MMIC芯片提出電路—電磁—熱—結構疲勞協同優(yōu)化設計方法，利用MDIDS軟件將LNA-MMIC芯片封裝前后整體電路—電磁—熱—結構疲勞進行協同仿真優(yōu)化，尋找多個學科之間耦合關系的最優(yōu)解，利用該設計優(yōu)勢，達到顯著提高設計效率與設計指標的目標。

1 低噪聲放大器的理論知識

1.1 二端口網絡

由于射頻放大器的等效電路相對復雜，在計算中的難度很大。為了簡化放大器等效電路的計算，通常將其簡化成一個二端口網絡，通過端口參數描述其特性。在射頻和微波頻段一般用散射參數（S參數）來描述二端口的網絡特性[3]。

圖1 二端口網絡

1.2 噪聲系數

一個放大器在沒有信號輸入的情況下，輸出端仍能檢測到輸出信號，這時的輸出功率就是放大器的噪聲功率，噪聲系數（）就是衡量放大器噪聲功率的重要指標。噪聲系數的表達式為：

式中，in、in表示電路輸入端的信號功率和噪聲功率，out、out表示電路輸出端的信號功率和噪聲功率。在應用當中通常習慣用噪聲系數的分貝表達式：

1.3 穩(wěn)定性

放大器在頻帶內的穩(wěn)定性是放大器設計中最重要的指標之一。在進行低噪聲放大器設計的時候，必須確保其有信號輸入時不會產生自激振蕩現象，并處于絕對穩(wěn)定狀態(tài)。放大器穩(wěn)定狀態(tài)的檢驗條件如下：

1.4 1 dB壓縮點輸出功率

輸出功率通常代表著放大器的“容量”，在其指標中占據著至關重要的地位。在放大器中通常用1 dB壓縮點輸出功率衡量其線性放大范圍，在這個范圍內，放大器的輸出功率隨輸入功率線性增加。隨著輸入功率的繼續(xù)增加，放大器進入非線性區(qū)。如圖2所示，當線性放大的直線與放大器進入非線性放大區(qū)的曲線相差1 dB時，這個點對應的輸出功率就被稱為1 dB壓縮點輸出功率。

圖2 1 dB壓縮點輸出功率定義

2 設計步驟

本研究針對LNA-MMIC芯片設計的問題，將其具體分為電路、電磁、熱、結構疲勞四大學科領域問題，分別使用ADS建立LNA-MMIC芯片的電路和電磁仿真模型，Flotherm建立芯片的封裝熱仿真模型，Ansys完成芯片的結構疲勞仿真模型，利用MDIDS軟件完成LNA-MMIC芯片的多學科協同優(yōu)化，針對各學科仿真模型的優(yōu)化目標進行優(yōu)化，利用多學科協同優(yōu)化算法和多目標評價技術，使芯片的各學科仿真結果同時達標。設計流程如圖3所示。

圖3 設計流程圖

2.1 ADS仿真建模

采用的是ADS自帶的DemoKit_Non_Linear標準庫，相對介電常數為r=12.9，厚度為=100 μm的基片。其電路電磁聯合仿真模型如圖4所示。

圖4 LNA-MMIC芯片的電路電磁聯合仿真模型

低噪聲放大器的電路結構如圖5所示，晶體管的工作電壓選定為：ds=5.0 V，gs=-0.5 V。其中變量1代表輸入匹配電路中微帶線的寬度，變量1、2、3、4、5代表微帶線的長度，變量1、2分別代表輸入和輸出匹配電路中的電容大小，變量1代表輸出匹配電路中電阻的阻值，變量1代表輸出端螺旋電感的匝數。

圖5 低噪聲放大器的電路結構

優(yōu)化目標如下：

頻率范圍：8 GHz～12 GHz；

小信號增益：大于11 dB；

噪聲系數：小于2.5 dB；

穩(wěn)定系數：大于1；

1 dB壓縮點輸出功率：大于10 dBm。

優(yōu)化變量，如表1所示。

表1 優(yōu)化變量

電路電磁仿真模型的優(yōu)化目標結果需要通過ADS中不同的仿真控件計算獲得，例如，小信號增益需要通過小信號S參數仿真器獲得，1 dB壓縮點輸出功率需要諧波平衡仿真器進行仿真[4]。所以在ADS電路電磁仿真建模中包含了小信號S參數電路電磁聯合仿真設計和諧波平衡電路電磁聯合仿真設計，分別用于構建LNA-MMIC芯片電路電磁的優(yōu)化目標。優(yōu)化變量通過不同的變量取值，影響低噪聲放大器輸入、輸出阻抗匹配，進而對仿真結果產生影響，得到更優(yōu)的結果。

2.2 Flotherm封裝熱建模

圖6 QFN封裝結構示意圖

Flotherm構建的封裝模型包括散熱層、基片層、熱通孔、塑膠包裝、裸芯片電路、金絲焊線、焊錫膠、焊錫層，模型如圖7所示。

圖7 芯片封裝熱仿真模型

優(yōu)化目標如下：

裸芯片溫度（Die_temps）：小于61℃，

熱通孔溫度（Hole_temp）：小于61℃，

引線溫度（wire_temp）：小于61℃，

焊點溫度（solder_temp）：小于61℃。

優(yōu)化變量：塑料封裝的高度，金絲焊線的寬度，引腳的寬度以及基片的高度。

3.6.2 食管靜脈曲張出血。我國約有50%肝硬化患者存在食管胃底靜脈曲張，而肝硬化患者最常見的嚴重并發(fā)癥之一，是門靜脈高壓引起的食管胃底靜脈曲張破裂出血，年發(fā)病率為5%～15%，病死率超過20%[16]，食管靜脈曲張常導致肝功能減退，并引發(fā)其他并發(fā)癥，如細菌性感染或肝腎綜合征。食管靜脈曲張破裂引起突然大量嘔血和黑便易誘發(fā)肝性腦病或導致出血性休克。反復的食管靜脈曲張出血將引起患者焦慮、抑郁，使患者生活質量水平更低。是導致肝硬化患者死亡的主要原因。

LNA-MMIC芯片的熱封裝優(yōu)化目標主要為了仿真得到芯片在工作中各部件的溫度變化情況，并使得其最大工作溫度小于61℃，確保芯片不會因為溫度過高而導致其不能正常工作。其中，芯片的工作溫度通過ADS仿真得到的電熱耦合數據作為Flotherm仿真模型的激勵條件聯合仿真得到。

2.3 Ansys結構疲勞建模

由于芯片工作帶來的溫度升高會導致焊接材料發(fā)生熱膨脹現象，致使焊點的周期循環(huán)應力發(fā)生變化，最終導致金屬焊點的脫落、開裂等現象[7]。為避免產品出現不應當發(fā)生的疲勞失效，本設計中使用Ansys軟件中的nCode結構對產品進行結構疲勞分析，對焊點、引線的等效應力，最大變形值等數據進行仿真，模擬分析焊接材料的疲勞周期。仿真模型同樣采用QFN封裝結構，Ansys疲勞分析的仿真模型如圖8所示。

圖8 結構疲勞仿真模型

優(yōu)化目標如下：

引腳焊錫疲勞壽命周期最小次數：大于8000；

優(yōu)化變量：金絲引線寬度，引腳焊錫的厚度，基片厚度，熱通孔直徑。

芯片的結構疲勞優(yōu)化目標主要為了得到芯片在使用過程中溫度升高材料受熱膨脹后，對芯片封裝中的焊層尤其是對金絲鍵合上錫焊材料的影響。

2.4 MDIDS多學科協同優(yōu)化

在芯片的多學科優(yōu)化問題中，由于其電路電磁仿真模型，封裝熱仿真模型和結構疲勞仿真模型之間存在著數據傳輸問題，簡單的多學科并行優(yōu)化并不能解決芯片多學科優(yōu)化的問題。本設計中利用MDIDS軟件串行處理仿真模型間的數據傳輸問題，實現芯片的多學科協同優(yōu)化。芯片的工作溫度會影響其工作性能和壽命，而芯片的工作溫度又受到芯片電路中的電阻、熱功耗等因素的影響，所以需要通過ADS仿真得到的電熱耦合數據發(fā)送給Flotherm工程，隨后將把熱—應力耦合數據發(fā)送給Ansys 軟件中的nCode Designlife，完成芯片封裝后的熱環(huán)境下疲勞仿真，在仿真模型之間實行串行多樣本協同優(yōu)化，實現各個學科指標最優(yōu)化。

基于MDIDS軟件的LNA-MMIC芯片協同優(yōu)化設計流程如圖9所示。

圖9 優(yōu)化流程圖

該流程中主要包括三個模塊：

（1） ADS仿真模型：該模型中包括ADS電路電磁模型文件，功耗（PowerDissipation）、裸芯片長度（size_length）和裸芯片寬度（size_width）數據的輸出接口。

（2）Flotherm仿真模型：該模型中包含Flotherm芯片封裝熱仿真模型，功耗（PowerDissipation）、裸芯片長度（size_length）和裸芯片寬度（size_width）數據的輸入接口。

（3）Ansys仿真模型：該模型中包含Ansys的芯片結構疲勞仿真模型，裸芯片長度（size_length）和裸芯片寬度（size_width）數據的輸入接口。

優(yōu)化流程圖中藍色的線代表仿真工程間的數據傳輸，黑色的線代表進程線，確保工程串行仿真，按流程順序執(zhí)行仿真任務。工程之間通過.csv文件進行數據的傳輸，實現LNA-MMIC芯片在電路、電磁、熱、結構疲勞多個學科領域上實現串行多樣本仿真。

3 仿真結果與分析

利用MDIDS軟件完成LNA-MMIC芯片的多學科串行多樣本優(yōu)化。采用帶精英策略的遺傳算法（NSGAII）和自適應網格多目標粒子群優(yōu)化算法（AGMOPSO）的組合優(yōu)化策略，經過反復迭代得到全局最優(yōu)解。

LNA-MMIC芯片在電路電磁學科領域的優(yōu)化結果如圖10、圖11、圖12、圖13所示。

圖10 噪聲系數和穩(wěn)定系數

圖11 小信號增益

圖12 功耗

圖13 1 dB壓縮點輸出功率

由圖10至圖13的優(yōu)化結果可知，在8 GHz～12 GHz頻帶內，噪聲系數＜2.5 dB，穩(wěn)定系數＞1，小信號增益＞12.65 dB，功耗＜0.36 W，輸出1 dB壓縮點在15.2 dBm～17.3 dBm，完全達到優(yōu)化目標要求。

LNA-MMIC芯片在熱學科領域的優(yōu)化結果如圖14所示。

圖14 芯片封裝熱力圖

結果顯示，LNA-MMIC芯片的最高溫度在裸芯片（Die_temp）部分，最高溫度為59.8℃，熱通孔溫度（Hole_temp）、引線溫度（wire_temp）、焊點溫度（solder_temp）均低于55℃，達到優(yōu)化目標要求。

LNA-MMIC芯片在結構疲勞學科領域的優(yōu)化結果如圖15所示。

圖15 焊點結構疲勞周期數

結果顯示，LNA-MMIC芯片的焊點疲勞周期數（P18）達到了9386.2，滿足優(yōu)化目標要求要求。

工程最終的優(yōu)化結果如表2所示。

表2 LNA-MMIC芯片優(yōu)化結果統計

通過表2的數據可以看出，最后結果均滿足且優(yōu)于所有學科領域的指標要求。

4 結論

本文利用ADS自帶的DemoKit_Non_Linear標準庫設計了一款低噪聲放大器，分別利用ADS、Flotherm、Ansys軟件構建LNA-MMIC芯片的電路電磁仿真模型、封裝熱仿真模型和結構疲勞仿真模型，通過MDIDS軟件完成芯片的多學科協同優(yōu)化，實現了電路、電磁、熱和結構疲勞多個學科領域仿真模型之間的數據傳輸，完成了芯片的多樣本串行優(yōu)化。優(yōu)化結果表明，通過該方法設計低噪聲放大器芯片，能使其各學科結果同時達到指標要求。如果采用傳統設計方法，對芯片的電路、電磁、封裝熱、結構疲勞模型分開優(yōu)化，逐步進行，費時費力，并且不能同時兼顧各學科領域指標。本設計運用多學科協同優(yōu)化方法，綜合考慮LNA-MMIC芯片在各學科領域的優(yōu)化目標，每個樣本都能完成一次傳統芯片的設計周期，極大地提高了設計效率，從而縮短了產品開發(fā)時間，降低了成本，提高了性能，為芯片的協同優(yōu)化設計工作打下基礎。

[1] Xie J, Swaminathan, M. Electrical-thermal co-simulation of 3D integrated systems with micro-fluidic cooling and joule heating effects[J]. IEEE Transactions on Components, Packaging and Manufacturing Technology, 2011, 1(2): 234-246.

[2] AIAA White Paper. Current State of the Art: Multidisci-plinary Design Optimization[R]. Washington: AIAA Tech-nical Committee for MDO, 1991.

[3] 逯貴禎，夏治平. 射頻電路的分析和設計[M]. 北京: 北京廣播學院出版社，2003.

[4] 孫昕，陳瑩，陳麗. 5～10 GHz MMIC低噪聲放大器[J].半導體技術，2017，42(8): 569-573，597.

[5] 徐強，謝春輝，王耀金. 印制板芯片布局熱仿真及分析[J]. 制導與引信，2018，39(1): 26-28，39.

[6] 王加路，吳強. Ku波段多路大功率放大器熱設計[J]. 電子機械工程，2015，31(5): 23-26.

[7] 李兵，陳雪峰，趙大偉，等. ANSYS在多芯片組件仿真設計中的最新應用進展[J]. 電子與封裝，2008(2): 12-15.

Cooperative Optimization Design of Low Noise Amplifier Chip Based on MDIDS

In this paper, a low noise amplifier-microwave monolithic integrated circuit (LNA-MMIC) is designed based on MDIDS software. The simulation models of corresponding disciplines are constructed by using ADS, Flotherm and Ansys software respectively. The data transmission between simulation models and the cooperative optimization of circuit electromagnetic thermal structural fatigue of the chip are realized by MDIDS software. The results show that the collaborative optimization design method of LNA-MMIC chip based on MDIDS software is feasible, which can achieve the design indexes of multiple disciplines at the same time, greatly shorten the design time and improve the design efficiency.

low noise amplifier; cooperative optimization; circuit-electromagnetic-thermal-structural fatigue

TN72

A

1008-1151(2022)03-0010-05