微小型、低功耗三軸高沖擊存儲(chǔ)測(cè)試裝置

李 銳，張振海，牛蘭杰，李祿剛3,，宋錢騫4,，趙 旭，張大治

(1.北京理工大學(xué)，北京 100081；2.西安機(jī)電信息技術(shù)研究所，陜西 西安 710065；3.湖北三江 航天紅林探控有限公司，湖北 孝感 432000；4.北京旋極信息技術(shù)股份有限公司， 北京 100094；5.航空工業(yè)北京長(zhǎng)城計(jì)量測(cè)試技術(shù)研究所，北京 100095)

0 引言

隨著現(xiàn)代化武器裝備和防護(hù)工程的發(fā)展，侵徹硬目標(biāo)高沖擊試驗(yàn)研究愈發(fā)重要[1]。高沖擊試驗(yàn)通過(guò)彈載存儲(chǔ)測(cè)試裝置采集和存儲(chǔ)試驗(yàn)信號(hào)，然后讀取試驗(yàn)數(shù)據(jù)進(jìn)行分析處理，得到有用信息。該技術(shù)是侵徹引信設(shè)計(jì)與層數(shù)識(shí)別的重要數(shù)據(jù)支撐[2]，也是分析評(píng)價(jià)防護(hù)工程有效性的重要手段[3]。侵徹靈巧彈藥、超巡武器是精確打擊敵方入侵航母等大型艦船、地下指揮中心與核設(shè)施等高價(jià)值目標(biāo)的殺手锏武器。為了有效打擊和毀傷堅(jiān)固防護(hù)目標(biāo)，侵徹速度越來(lái)越高，沖擊加速度幅值由幾萬(wàn)g到十幾萬(wàn)g，甚至二十萬(wàn)g以上，這對(duì)彈載存儲(chǔ)測(cè)試裝置提出了更高要求。國(guó)外的彈載測(cè)試裝置起步較早，例如美國(guó)Lawrence liversore彈道數(shù)據(jù)記錄儀，該裝置體積為Φ4.25″×Φ0.25″，采樣頻率200 kSps，存儲(chǔ)容量2 KB。之后推出的CM346彈載記錄器，可以承受10萬(wàn)g沖擊，采樣率1 Mbps，其內(nèi)置電路板尺寸至少在20 mm×100 mm[4]。國(guó)內(nèi)多家單位已經(jīng)開展多種彈載存儲(chǔ)測(cè)試裝置產(chǎn)品。中北大學(xué)研制的微小型記錄儀能記錄彈上多種參數(shù)，承受49 000g沖擊，內(nèi)殼外形結(jié)構(gòu)尺寸為Ф100 mm×80 mm，重0.6 kg，低功耗模式下電流2～5 mA，分?jǐn)?shù)據(jù)采集板，狀態(tài)控制板和信號(hào)調(diào)理板，掉電后能記錄10 ms數(shù)據(jù)。北京理工大學(xué)研制的某款存儲(chǔ)測(cè)試裝置其PCB是邊長(zhǎng)大于30 mm的多片方形板，采樣率800 kSps，存儲(chǔ)容量4 MB[5]?，F(xiàn)階段國(guó)內(nèi)的彈載存儲(chǔ)測(cè)試裝置或多或少存在某些缺陷，裝置可靠性需要進(jìn)一步提高。高沖擊試驗(yàn)有時(shí)采集數(shù)據(jù)不全，甚至采集不到有效數(shù)據(jù)，導(dǎo)致高沖擊測(cè)試試驗(yàn)不成功。為應(yīng)對(duì)越來(lái)越高的沖擊強(qiáng)度，對(duì)失效形式進(jìn)行分析，提出三軸高沖擊存儲(chǔ)測(cè)試裝置。

1 存儲(chǔ)測(cè)試裝置總體設(shè)計(jì)

彈載存儲(chǔ)測(cè)試裝置有多種失效形式[6]，任何部件的抗過(guò)載能力不足都會(huì)導(dǎo)致裝置工作異常。為了降低失效概率，除了合理設(shè)計(jì)殼體結(jié)構(gòu)、隔離緩沖[7]以及可靠灌封外[8]，PCB電路板微小型化設(shè)計(jì)尤為重要。PCB板尺寸越小，受沖擊損壞概率越小[9]。實(shí)際測(cè)試需求會(huì)對(duì)存儲(chǔ)測(cè)試裝置的灌封大小、安裝尺寸等有限制，小尺寸的PCB板為外殼及灌封保護(hù)裝置提供了更大的空間。

彈體侵徹硬目標(biāo)以及沖擊測(cè)試過(guò)程中，沖擊與振動(dòng)載荷會(huì)降低電池供電可靠性[10]。存儲(chǔ)測(cè)試裝置在受到?jīng)_擊時(shí)會(huì)發(fā)生瞬時(shí)掉電甚至電池?fù)p壞。為保證這些情況下仍能完成數(shù)據(jù)采集與數(shù)據(jù)存儲(chǔ)工作，要求該裝置有掉電工作能力，因此合理設(shè)計(jì)電源電路，選用固體電容作為儲(chǔ)能元件尤為重要。保證沖擊發(fā)生之前儲(chǔ)存足夠的電能，在沖擊發(fā)生之后為整個(gè)數(shù)據(jù)采集與存儲(chǔ)過(guò)程提供足夠電能。由于電容存儲(chǔ)電量有限，要求整個(gè)裝置的功耗越低越好。

依據(jù)實(shí)際需求提出存儲(chǔ)測(cè)試裝置應(yīng)具有微小型、低功耗與掉電保護(hù)功能。該裝置主要性能指標(biāo)和功能指標(biāo)包括：三軸向同步采集，單軸向采樣頻率不低于100 kHz，12位ADC精度，支持連續(xù)存儲(chǔ)時(shí)間不低于500 ms。

存儲(chǔ)測(cè)試裝置的前端為三軸高沖擊加速度傳感器，將傳感器信號(hào)進(jìn)行調(diào)整、放大、濾波，再進(jìn)行A/D轉(zhuǎn)換，并存儲(chǔ)于數(shù)據(jù)存儲(chǔ)器中。為減少器件，以縮小尺寸和降低功耗，選用片內(nèi)ADC。存儲(chǔ)測(cè)試裝置灌封于金屬殼體中，提高其抗沖擊能力。傳感器與存儲(chǔ)測(cè)試裝置通過(guò)足夠長(zhǎng)引線連接，防止拉斷甚至壓斷引線。存儲(chǔ)測(cè)試裝置可以安裝于彈體內(nèi)緩沖結(jié)構(gòu)中，傳感器和裝置外殼固連，減少?zèng)_擊損壞概率[7,11]。傳感器也可以通過(guò)硬連接方式安裝于彈頭位置，并被存儲(chǔ)測(cè)試裝置外殼籠罩保護(hù)，這樣傳感器信號(hào)是未經(jīng)緩沖結(jié)構(gòu)過(guò)濾和衰減的原始沖擊過(guò)載信號(hào)。存儲(chǔ)測(cè)試裝置總體設(shè)計(jì)組成框圖如圖1所示。

圖1 存儲(chǔ)測(cè)試裝置組成框圖Fig.1 Storage test device block diagram

2 三軸高沖擊存儲(chǔ)測(cè)試裝置

2.1 數(shù)據(jù)采集與存儲(chǔ)模塊設(shè)計(jì)

MCU主控芯片選用ST公司TSSOP20封裝的STM32G031芯片，該MCU芯片采用cortex-M0內(nèi)核，功耗較低，最高64 MHz主頻，64 KB的片內(nèi)Flash，8 KB的片內(nèi)SRAM。工作電壓范圍是1.7～3.3 V，保證供電電壓下降時(shí)，該芯片仍能持續(xù)穩(wěn)定工作，可靠性較高。ADC模塊支持原生12位，最高支持16個(gè)外部通道，3個(gè)內(nèi)部通道，可以在全電壓范圍內(nèi)穩(wěn)定工作，單通道最高采樣率2 MSps，滿足100 kHz最低采樣頻率要求。ADC的3個(gè)內(nèi)部通道，分別是電源電壓、參考電壓和溫度。這些參數(shù)直接影響片內(nèi)ADC的轉(zhuǎn)換結(jié)果，在供電電壓下降的情況下，同時(shí)采集3個(gè)內(nèi)部通道有助于傳感器數(shù)據(jù)的分析與校正。

由于片外晶振在高沖擊下容易失效[12]，導(dǎo)致數(shù)據(jù)采集任務(wù)無(wú)法執(zhí)行。存儲(chǔ)測(cè)試裝置的器件增加會(huì)帶來(lái)整體可靠性下降，且時(shí)鐘振蕩電路所占PCB空間較大，因此選擇片內(nèi)高速全集成RC振蕩器生成時(shí)鐘源。

低功耗、小體積封裝是數(shù)據(jù)存儲(chǔ)器選型要求。Flash、EPROM、EEPROM、鐵電存儲(chǔ)器等是較為常見的存儲(chǔ)器類型。其中Flash存儲(chǔ)器容量大，應(yīng)用較多，但是工作電流較大、功耗較高，單次寫入時(shí)間較長(zhǎng)且不穩(wěn)定。鐵電存儲(chǔ)器功耗極低，每次訪問(wèn)存儲(chǔ)器寫入時(shí)間短，可重復(fù)讀寫次數(shù)高，容量雖不如前述存儲(chǔ)器高，但能滿足測(cè)試系統(tǒng)要求，因此選用容量為512 KB的鐵電存儲(chǔ)器。

2.2 電源模塊設(shè)計(jì)

為了實(shí)現(xiàn)掉電保護(hù)功能，在LDO電源芯片之前并聯(lián)電容器作為儲(chǔ)能元件。電源電壓越高，能量存儲(chǔ)越多。在電容逐漸放電，電壓下降的情況下，仍需保證LDO芯片正常工作，因此需要低壓差電源管理芯片，且輸入電壓范圍較寬。

實(shí)際中由于儲(chǔ)能電容容量和電壓相互制約，需要選用多個(gè)電容并聯(lián)。線性穩(wěn)壓器輸出電流基本等于輸入電流，電荷損耗較小。因此用電荷量作為中間量進(jìn)行計(jì)算。依據(jù)系統(tǒng)工作時(shí)的電流大小和工作時(shí)間，計(jì)算所需存儲(chǔ)的電荷量：

(VLi-VLDO)×C=Q=I×t

(1)

式(1)中，VLi是鋰電池電壓，VLDO是LDO芯片輸出目標(biāo)電壓時(shí)的最小輸入電壓，C是并聯(lián)電容器容值的總和，Q是存儲(chǔ)的電荷量，I是系統(tǒng)工作時(shí)的電流，t是工作時(shí)間。

工作時(shí)間即數(shù)據(jù)采集的采樣時(shí)間長(zhǎng)度，工作時(shí)間不僅受電源限制，還受存儲(chǔ)器大小限制。采樣率、ADC位數(shù)和存儲(chǔ)器容量確定的情況下，可以計(jì)算出理論上最長(zhǎng)的工作時(shí)間。以100 kHz采樣頻率為例，計(jì)算存儲(chǔ)數(shù)據(jù)的工作時(shí)間。在單幀數(shù)據(jù)記錄三軸加速度數(shù)據(jù)，三個(gè)片內(nèi)傳感器數(shù)據(jù)時(shí)，鐵電芯片支持存儲(chǔ)數(shù)據(jù)的時(shí)間長(zhǎng)度約436 ms。單幀只記錄三軸加速度數(shù)據(jù)時(shí)，支持存儲(chǔ)數(shù)據(jù)的時(shí)間長(zhǎng)度約為900 ms。

主要器件選型確定后計(jì)算存儲(chǔ)測(cè)試裝置的工作電流。MCU芯片最大工作電流5.25 mA，鐵電存儲(chǔ)器最大工作電流2.6 mA，三路儀表放大器最大工作電流共計(jì)1.05 mA，運(yùn)算放大器電流0.91 mA，選擇高內(nèi)阻傳感器，工作時(shí)電流小于3 mA，工作電流共計(jì)12.81 mA。考慮外圍電路，留一定冗余，取15 mA工作電流。按500 ms工作時(shí)間計(jì)算，系統(tǒng)所需電荷量為7.5×10-3C。LDO輸出3.3 V所需的最低輸入電壓為4.3 V，電池電壓12 V，電容壓降為7.7 V，計(jì)算可得電容器所需容值974 μF。

沖擊載荷作用可能導(dǎo)致某個(gè)儲(chǔ)能電容失效短路，其余儲(chǔ)能電容器會(huì)通過(guò)短路通道放電，導(dǎo)致儲(chǔ)存的能量耗散。為提高裝置的可靠性，在化學(xué)電池、三個(gè)儲(chǔ)能電容和LDO之間，添加兩組二極管，防止短路放電。同時(shí)還需防止電池失效后電容存儲(chǔ)電荷回流到電池端。儲(chǔ)能電路原理圖如圖2所示。

圖2 儲(chǔ)能電路原理圖Fig.2 Schematic diagram of energy storage circuit

2.3 信號(hào)放大濾波模塊設(shè)計(jì)與分析

選用AD8226軌到軌輸出儀表放大器，其增益范圍1～1 000倍，典型工作電流350 μA。增益為1時(shí)放大器帶寬為1.5 MHz，2.7 V單電源供電時(shí)增益和頻率關(guān)系曲線如圖3所示。通過(guò)改變外接電阻的阻值大小調(diào)整增益大小，有利于存儲(chǔ)測(cè)試裝置與不同型號(hào)加速度傳感器搭配使用。其輸出方程為：

VOUT=G×(VIN+-VIN-)+VREF

(2)

式(2)中，VOUT是輸出電壓，VIN+和VIN-是差分輸入的兩端，G是增益系數(shù)，VREF是輸入?yún)⒖茧妷骸?/p>

增益放大倍數(shù)計(jì)算式如下：

(3)

式(3)中，RG為外接電阻阻值。

選定傳感器后，根據(jù)傳感器量程和靈敏度，確定所需增益，再由增益放大倍數(shù)計(jì)算公式求得所需外接的電阻阻值。

圖3 AD8226增益和頻率的關(guān)系曲線Fig.3 AD8226 gain and frequency curve

加速度傳感器輸出差分信號(hào)，有正信號(hào)與負(fù)信號(hào)，而AD轉(zhuǎn)換的輸入只支持0～3.3 V電壓范圍，因此需要對(duì)零點(diǎn)進(jìn)行調(diào)整。X軸向和Y軸向兩個(gè)側(cè)向加速度信號(hào)需要將零點(diǎn)偏置設(shè)在1.65 V左右，Z軸向的主軸方向信號(hào)也需要調(diào)整零點(diǎn)位置。根據(jù)儀表放大器輸出方程，利用儀表運(yùn)放的參考輸入端可以調(diào)整零點(diǎn)。儀表放大器參考電壓輸入端阻抗過(guò)高會(huì)影響其性能，由電阻分壓提供參考電壓面臨的矛盾是：要么阻抗高，要么功耗高。因此選用運(yùn)算放大器跟隨電阻分壓，為三路儀表放大器提供參考電壓。

為了簡(jiǎn)化設(shè)計(jì)，縮小尺寸、降低功耗，選擇使用RC濾波器，其目的是對(duì)高頻噪聲進(jìn)行抑制，將高于傳感器固有頻率的信號(hào)，以及會(huì)引起混疊的高頻信號(hào)濾除；但是RC濾波的增益衰減緩慢，較低的帶寬可能導(dǎo)致對(duì)有用信號(hào)的過(guò)度抑制，甚至導(dǎo)致信號(hào)失真，因此要按照實(shí)際需求進(jìn)行取舍。儀表運(yùn)放在增益較高時(shí)的帶寬有限，對(duì)前級(jí)引入的高頻噪聲也有一定的抑制效果。RC濾波的具體參數(shù)可以由傳感器頻率響應(yīng)和ADC輸入端建立時(shí)間為兩個(gè)邊界進(jìn)行選取。

對(duì)RC濾波環(huán)節(jié)和SAR-ADC進(jìn)行簡(jiǎn)化，示意圖如圖4所示。圖中C2是ADC內(nèi)部電容，其容值可以通過(guò)查詢數(shù)據(jù)手冊(cè)得到，Vref是ADC參考電壓。

圖4 RC及ADC簡(jiǎn)化模型Fig.4 RC and ADC simplified models

假設(shè)前端驅(qū)動(dòng)是理想驅(qū)動(dòng)，即在給C1，C2充電的過(guò)程中前端電壓保持不變。ADC單周期內(nèi)包含采樣時(shí)間和逐級(jí)逼近時(shí)間。轉(zhuǎn)換結(jié)束后C2放電，為下一次采樣做準(zhǔn)備。

Tconv=T采樣+TSAR

(4)

式(4)中，Tconv表示單次轉(zhuǎn)換時(shí)間，T采樣表示采樣時(shí)間，TSAR表示單次轉(zhuǎn)換逐級(jí)逼近時(shí)間。

采樣時(shí)S1閉合，C2充電。要保證在采樣時(shí)間內(nèi)C2被充電至輸入電壓附近，且差值小于ADC的1/2LSB。討論最難達(dá)到的情形，即上一次轉(zhuǎn)換結(jié)束，C2完全放電，且此次轉(zhuǎn)換的輸入為Vref。此時(shí)節(jié)點(diǎn)A需要建立的電壓Vsettle為：

(5)

式(5)中，b是ADC位數(shù)。

在新的ADC采樣周期轉(zhuǎn)換開始前，C1兩端電壓為Vref，S1閉合后瞬間，C1和C2上電荷重新分布。此時(shí)節(jié)點(diǎn)A電壓VC2為：

(6)

式(6)中，C1表示外接電容C1的容值，C2是ADC內(nèi)部電容C2的容值。

在R1，C1，C2組成的RC環(huán)節(jié)時(shí)間常數(shù)τ如下：

τ=R1×(C1+C2)

(7)

式(7)中，R1是外接電阻R1的阻值。

由此，可以計(jì)算出電壓建立所需時(shí)間Tsettle，采樣時(shí)間應(yīng)大于建立時(shí)間，如式(8)所示。

(8)

RC系統(tǒng)的帶寬BW如式(9)所示：

(9)

采樣頻率一定、ADC時(shí)鐘頻率一定的情況下，可以得到采樣時(shí)間。依據(jù)式(8)和帶寬限制就可以確定RC參數(shù)選定范圍。

ADC轉(zhuǎn)換位數(shù)一定時(shí)，越高的ADC時(shí)鐘頻率，單次轉(zhuǎn)換中的逐級(jí)逼近時(shí)間越短。由式(4)可推知，采樣頻率一定時(shí)，ADC時(shí)鐘頻率越高，ADC單周期的采樣時(shí)間更長(zhǎng)，有利于提高采樣精度。

2.4 存儲(chǔ)測(cè)試裝置硬件電路研制

為便于后期調(diào)試，把主控剩余的三個(gè)引腳定義為輸出模式。在程序的不同階段輸出不同信號(hào)，便于檢測(cè)工作是否正常，也便于調(diào)試軟件。外圍電路中的電容和電阻選用貼片式小封裝的型號(hào)，PCB電路布板時(shí)選用緊湊型焊盤，器件緊密排列，合理布局。制作完成的微小型、低功耗的存儲(chǔ)測(cè)試裝置是一個(gè)直徑22 mm的圓形雙面電路板，焊接元器件后存儲(chǔ)測(cè)試裝置的厚度小于8 mm，如圖5所示，便于灌封在微小型殼體內(nèi)部。

圖5 微小型低功耗的存儲(chǔ)測(cè)試裝置實(shí)物圖Fig.5 Micro low power storage test device

2.5 存儲(chǔ)測(cè)試裝置軟件模塊設(shè)計(jì)與分析

主控芯片選用的STM32系列需要對(duì)片內(nèi)的ADC、SPI、串口等進(jìn)行相應(yīng)配置。ADC數(shù)據(jù)先以DMA直接數(shù)據(jù)存儲(chǔ)方式傳輸?shù)狡瑑?nèi)SRAM中，再通過(guò)DMA的方式由SRAM傳輸?shù)酵獠縁RAM中。待連接上位機(jī)后，通過(guò)串口實(shí)現(xiàn)數(shù)據(jù)讀取。數(shù)據(jù)流如圖6所示。

圖6 數(shù)據(jù)傳輸過(guò)程Fig.6 Data transfer process

由于片內(nèi)SRAM只有8 KB，不能存儲(chǔ)整個(gè)采集過(guò)程的數(shù)據(jù)，因此需要采取兵乓工作模式，循環(huán)多次寫入和讀取SRAM。在SRAM內(nèi)部開辟兩個(gè)區(qū)間，其中一個(gè)區(qū)間進(jìn)行ADC寫入SRAM操作時(shí)另一個(gè)進(jìn)行由SRAM到FRAM的數(shù)據(jù)傳輸，避免ADC和FRAM同時(shí)訪問(wèn)一個(gè)SRAM位置。SRAM到FRAM的數(shù)據(jù)傳輸完成較快，可以實(shí)現(xiàn)ADC連續(xù)乒乓模式交替寫入兩個(gè)區(qū)塊，直至外部FRAM寫滿。片內(nèi)的SRAM雖然不能同時(shí)讀寫，但是寫入和讀取速度很快。有內(nèi)部邏輯控制的DMA可以有效地實(shí)現(xiàn)該場(chǎng)景下的資源調(diào)配，只需要配置好各個(gè)DMA的優(yōu)先級(jí)即可。

ADC在轉(zhuǎn)換寫入SRAM時(shí)需要對(duì)遞減計(jì)數(shù)寄存器、目標(biāo)地址寄存器等進(jìn)行重新配置，這些操作花費(fèi)的時(shí)間尤為關(guān)鍵。經(jīng)過(guò)實(shí)測(cè)，主頻越高轉(zhuǎn)換時(shí)間越短，且遠(yuǎn)小于單次采樣周期。為防止測(cè)試結(jié)束后誤觸發(fā)，覆寫FRAM導(dǎo)致采集的實(shí)驗(yàn)數(shù)據(jù)丟失，在FRAM中設(shè)置標(biāo)志位。在觸發(fā)開始和采集結(jié)束后分別進(jìn)行標(biāo)記。用于判斷FRAM狀態(tài)，流程圖如圖7所示。

圖7 系統(tǒng)流程圖Fig.7 System flow chart

3 調(diào)試分析與試驗(yàn)驗(yàn)證

3.1 實(shí)際工作電流測(cè)量

電路中串聯(lián)小電阻，用示波器測(cè)量電阻兩端電壓，計(jì)算得電流波形圖如圖8(a)所示，圖8(b)為局部放大波形。圖中可以看出等待觸發(fā)和采集存儲(chǔ)完成后電流均小于8.5 mA，采集存儲(chǔ)時(shí)電流峰值為15 mA左右，計(jì)算得采集存儲(chǔ)任務(wù)進(jìn)行時(shí)的電流均值為9.95 mA，功耗低于33 mW。

圖8 電流波形Fig.8 The current waveform

3.2 供電模塊測(cè)試與分析

存儲(chǔ)測(cè)試系統(tǒng)在進(jìn)行采集存儲(chǔ)工作時(shí)電流最大。通過(guò)編寫測(cè)試程序，保持裝置在此工作狀態(tài)下，使其不停地連續(xù)A/D轉(zhuǎn)換并循環(huán)寫入FRAM，在這種狀態(tài)下進(jìn)行掉電測(cè)試。同時(shí)測(cè)量12 V直流電源電壓和LDO的3.3 V輸出，測(cè)量掉電后工作時(shí)間。如圖9所示，在零時(shí)刻，斷開12 V直流電源，LDO的3.3 V輸出保持了700 ms以上，可以完成采集存儲(chǔ)任務(wù)。

圖9 供電模塊測(cè)試結(jié)果Fig.9 Power supply module test result

3.3 信號(hào)放大與存儲(chǔ)功能測(cè)試

為驗(yàn)證存儲(chǔ)測(cè)試裝置信號(hào)放大功能是否正常，選擇信號(hào)發(fā)生器生成一定幅值和頻率的波形的信號(hào)作為輸入。存儲(chǔ)測(cè)試裝置進(jìn)行數(shù)據(jù)采集，讀取存儲(chǔ)的數(shù)據(jù)進(jìn)行分析。結(jié)合儀表運(yùn)放增益帶寬圖，在帶寬允許情況下選擇盡可能大的增益倍數(shù)進(jìn)行測(cè)試。選用1.21 kΩ誤差0.1%電阻，計(jì)算得此時(shí)增益為41.826。信號(hào)發(fā)生器生成1 kHz，60 mV矩形波傳感器輸入，采集到的數(shù)據(jù)如圖10所示，可以看出調(diào)偏置功能符合預(yù)期。計(jì)算得增益為41.1，增益誤差1.6%，增益符合預(yù)期。

圖10 矩形波測(cè)試結(jié)果Fig.10 Rectangular wave test results

利用信號(hào)發(fā)生器生成1 kHz，不同幅值的簡(jiǎn)諧波作為存儲(chǔ)測(cè)試裝置的輸入，保證峰值點(diǎn)附近有采集數(shù)據(jù)，進(jìn)行存儲(chǔ)測(cè)試裝置的精度測(cè)試。以41.826為增益倍數(shù)計(jì)算理論值，與實(shí)際采集數(shù)據(jù)進(jìn)行比較。采集數(shù)據(jù)調(diào)零后如圖11所示，數(shù)據(jù)處理計(jì)算得測(cè)試結(jié)果如表1所示。最大誤差為2.6%，測(cè)試結(jié)果表明采集數(shù)據(jù)正確可靠。分析誤差原因主要為增益誤差、信號(hào)傳輸線路損耗、外界干擾。后期在進(jìn)行裝置迭代再版時(shí)可以進(jìn)行相應(yīng)調(diào)整，并優(yōu)化測(cè)試方案，使進(jìn)入ADC的信號(hào)質(zhì)量更高。測(cè)試結(jié)果表明調(diào)偏置功能符合預(yù)期，采集、放大、存儲(chǔ)功能模塊滿足要求。

圖11 簡(jiǎn)諧波測(cè)試結(jié)果Fig.11 Simple harmonic test results

表1 精度測(cè)試結(jié)果Tab.1 Accuracy test results

3.4 三軸加速度計(jì)沖擊測(cè)試

功能驗(yàn)證實(shí)驗(yàn)選用ADXL377型號(hào)三軸加速度計(jì)進(jìn)行測(cè)試。依據(jù)其靈敏度和量程調(diào)整儀表運(yùn)放的增益。沖擊測(cè)試試驗(yàn)將加速度傳感器和存儲(chǔ)測(cè)試裝置置于直線行進(jìn)的平臺(tái)中，平臺(tái)前進(jìn)方向?yàn)閭鞲衅鱖軸方向。初始時(shí)平臺(tái)靜止，前方0.5 m處放置一擋板，某一時(shí)刻撞擊平臺(tái)，使其直線前進(jìn)并撞到擋板停止。三軸測(cè)試示意圖如圖12所示。

圖12 三軸測(cè)試示意圖Fig.12 Triaxial test diagram

傳感器受到兩次沖擊，分別為出發(fā)撞擊時(shí)和撞到擋板停止時(shí)，初始速度為零，第二次撞擊前，平臺(tái)沿Z軸方向位移了0.5 m。忽略傳感器旋轉(zhuǎn)，采集數(shù)據(jù)處理后進(jìn)行二次積分求得三軸位移。多次試驗(yàn)，積分結(jié)果如表2所示，符合實(shí)際情況。其中數(shù)據(jù)(a)如圖13所示，局部放大如圖14所示。測(cè)試結(jié)果表明裝置采集數(shù)據(jù)符合實(shí)際情況。

表2 二次積分結(jié)果Tab.2 Quadratic integral result

3.5 空氣炮高沖擊試驗(yàn)與分析

為驗(yàn)證存儲(chǔ)測(cè)試裝置高沖擊環(huán)境下信號(hào)采集功能，進(jìn)行空氣炮加載試驗(yàn)。壓縮空氣推動(dòng)炮管內(nèi)模擬試驗(yàn)彈丸與靜置于靶室位置的砧體碰撞，瞬間加速砧體向前運(yùn)動(dòng)，產(chǎn)生高過(guò)載信號(hào)。高沖擊加速度傳感器和砧體硬連接，存儲(chǔ)測(cè)試裝置采集并存儲(chǔ)加速度信號(hào)。同時(shí)加速度計(jì)輸出信號(hào)經(jīng)由超動(dòng)態(tài)應(yīng)變儀和NI高速采集系統(tǒng)同步采集輸出，與存儲(chǔ)測(cè)試裝置信號(hào)進(jìn)行比對(duì)。砧體上貼有合作光柵，與激光干涉儀構(gòu)成沖擊加速度基準(zhǔn)信號(hào)測(cè)試系統(tǒng)，測(cè)量并解算出沖擊加速度基準(zhǔn)信號(hào)。

圖13 三軸加速度曲線Fig.13 Triaxial acceleration curve

圖14 三軸曲線局部放大Fig.14 Local amplification of triaxial curve

典型高沖擊測(cè)試曲線如圖15-圖18所示。兩次高沖擊試驗(yàn)，激光干涉儀測(cè)試系統(tǒng)輸出的加速度基準(zhǔn)信號(hào)峰值分別為6.377萬(wàn)g和4.919萬(wàn)g。存儲(chǔ)測(cè)試裝置三通道同步采集原始曲線如圖15、圖16所示。Z軸向?yàn)闆_擊加載主軸方向。根據(jù)NI高速采集系統(tǒng)和存儲(chǔ)測(cè)試裝置采集數(shù)據(jù)解算加速度信號(hào)，主軸Z方向解算結(jié)果如圖17、圖18所示。從圖中可以看出，兩組試驗(yàn)曲線基本吻合。由于存儲(chǔ)測(cè)試裝置100 kHz的采樣率低于NI高速采集系統(tǒng)的1 MHz采樣率，且板上有RC濾波環(huán)節(jié)，對(duì)高頻信號(hào)有明顯的抑制作用。對(duì)NI高速采集系統(tǒng)數(shù)據(jù)進(jìn)行低通濾波處理后，與存儲(chǔ)測(cè)試裝置波形趨于一致，說(shuō)明存儲(chǔ)測(cè)試裝置采集的高沖擊信號(hào)符合實(shí)際情況。

圖15 三通道原始曲線1Fig.15 Three channel original curve 1

圖16 三通道原始曲線2Fig.16 Three channel original curve 2

圖17 主軸方向數(shù)據(jù)解算結(jié)果1Fig.17 Spindle direction data solution result 1

圖18 主軸方向數(shù)據(jù)解算結(jié)果2Fig.18 Spindle direction data solution result 2

4 結(jié)論

本文提出用于高沖擊測(cè)試的三軸存儲(chǔ)測(cè)試裝置。該裝置體積小、功耗低，電池?fù)p毀后依舊可以完成當(dāng)前數(shù)據(jù)采集與存儲(chǔ)任務(wù)，降低了存儲(chǔ)測(cè)試裝置對(duì)電池抗沖擊性能的要求。PCB電路板直徑僅為22 mm，抗高過(guò)載能力強(qiáng)，便于灌封保護(hù)。整個(gè)裝置配備外殼、電池并灌封保護(hù)后，實(shí)際尺寸可以限制在Φ50 mm×50 mm的圓柱體內(nèi)。裝置功耗不高于33 mW，掉電后可工作700 ms以上。該裝置實(shí)現(xiàn)了三軸同步數(shù)據(jù)采集與存儲(chǔ)功能，采樣率100 kHz，采樣精度12位，采樣時(shí)間不少于500 ms。樣機(jī)測(cè)試試驗(yàn)驗(yàn)證了放大模塊和調(diào)零模塊功能，采集數(shù)據(jù)連續(xù)，準(zhǔn)確，最大誤差2.6%?？諝馀诟邲_擊試驗(yàn)中，存儲(chǔ)測(cè)試裝置采集數(shù)據(jù)與NI高速采集系統(tǒng)采集數(shù)據(jù)吻合，采集的信號(hào)符合實(shí)際情況。該存儲(chǔ)測(cè)試裝置具有一定的應(yīng)用前景。