基于射頻收發(fā)器的高中頻DBF系統(tǒng)設(shè)計

吳彬彬, 全英匯,*, 肖國堯, 李亞超, 邢孟道

(1. 西安電子科技大學(xué)電子工程學(xué)院, 陜西 西安 710071;2. 西安電子科技大學(xué)雷達(dá)信號處理國家重點實驗室, 陜西 西安 710071)

0 引 言

數(shù)字波束形成技術(shù)通過改變數(shù)字基帶域各個通道的幅相參數(shù),在數(shù)字陣列天線上形成空域波束,具有寬角度掃描、抗干擾和波束捷變的能力。同時,數(shù)字波束形成技術(shù)也面臨著體積、功耗、性能、多通道同步等方面的嚴(yán)峻挑戰(zhàn)。隨著雷達(dá)與通信技術(shù)的發(fā)展,無人機(jī)、導(dǎo)彈、微納衛(wèi)星等小型無人平臺對數(shù)字波束形成技術(shù)的需求不斷增加,研制一種靈活、小型、高精度、自適應(yīng)、抗干擾、高性能的數(shù)字波束形成系統(tǒng)具有重要意義。

早期人們對數(shù)字波束形成系統(tǒng)的研究主要在于數(shù)字發(fā)射和接收(transmitter and receiver,T/R)組件與接收多通道數(shù)字下變頻(digital down converter,DDC)技術(shù)。Garrod在1995年首次研制了基于數(shù)字T/R組件的16單元相控陣?yán)走_(dá)測試平臺。從2000年開始,美國海軍研究實驗室、林肯實驗室等一起設(shè)計完成了一套基于直接數(shù)字合成(direct digital synthesizer,DDS)的發(fā)射數(shù)字波束形成(digital beam forming, DBF)技術(shù)和基于模數(shù)轉(zhuǎn)換器(analog to digital converter,ADC)的接收多通道DDC技術(shù)的數(shù)字陣列雷達(dá)。Applied Radar公司在2010年研制了4通道500 MHz寬帶收發(fā)的全數(shù)字T/R組件。國內(nèi)，1998年研制出4單元基于DDS技術(shù)的DBF發(fā)射陣,2000年9月研制成功8單元一維收發(fā)全數(shù)字波束形成試驗系統(tǒng)，2018年提出了一種各通道獨立的數(shù)字中頻架構(gòu)相控陣接收組件。

近年來,許多學(xué)者在DBF系統(tǒng)方面提出了不同的設(shè)計方案,德國航空航天中心微波和雷達(dá)研究所在2015年提出一種星載高集成雙頻數(shù)字波束形成系統(tǒng),采用二維貼片天線單元實現(xiàn)波束形成,這種結(jié)構(gòu)不利于多通道間一致性校準(zhǔn),造成靈活性較差。東南大學(xué)在2017年提出了一種采用時變矢量調(diào)制的S波段數(shù)字波束發(fā)射系統(tǒng),通過DDS產(chǎn)生射頻信號,再由矢量調(diào)制器對各個通道進(jìn)行移相和調(diào)幅。韓國科學(xué)技術(shù)高等學(xué)院在2017年提出了一種基于軟件無線電的高分辨率數(shù)字波束形成技術(shù),利用數(shù)字混頻器和數(shù)字信號源設(shè)計了數(shù)字移相器,具有較高的靈活性,但由于采用零中頻架構(gòu),射頻頻率受限于軟件無線電芯片,無法滿足高頻段需求。佛羅里達(dá)國際大學(xué)在2019年提出了基于Xilinx公司射頻片上系統(tǒng)(radio-frequency system-on-chip,RFSOC)的小型數(shù)字波束形成方法,采用直接射頻采樣的發(fā)射機(jī)和接收機(jī)架構(gòu),但由于采樣率極高,在大規(guī)模陣列應(yīng)用上將極大地增加功耗。電子科技大學(xué)在2020年完成了基于射頻收發(fā)器AD9371的數(shù)字波束形成收發(fā)機(jī)測試平臺,采用零中頻架構(gòu)實現(xiàn)5G通信系統(tǒng)的64天線單元的數(shù)字波束形成,無法滿足6 GHz以上高頻段的通信和雷達(dá)系統(tǒng)要求。

針對上述問題,本文研究并分析了一些現(xiàn)有數(shù)字波束形成方案?？紤]到集成化、高精度、寬帶、靈活、低功耗和Ku波段的需求,對比了各個方案的優(yōu)缺點,提出一種基于射頻收發(fā)器的高中頻架構(gòu)數(shù)字波束形成系統(tǒng),實現(xiàn)了64通道接收、64通道發(fā)射、全數(shù)字、100 MHz帶寬、Ku射頻波段的功能,并具備高精度、高性能、靈活的特點。

1 接收機(jī)和發(fā)射機(jī)架構(gòu)分析

1.1 現(xiàn)有DBF發(fā)射機(jī)方案分析

常見的DBF發(fā)射機(jī)方案包括程控移相器方案、DDS移頻移相方案、數(shù)字中頻時延方案、直接射頻采樣方案、零中頻架構(gòu)方案。

程控移相器方案在射頻前端的每個通道放置程控移相器,一般用于子陣級的簡單波束形成,電路簡單,有利于模塊化設(shè)計,但移相器量化精度有限,難以滿足高精度高性能的要求。

DDS移頻移相方案采用DDS芯片產(chǎn)生發(fā)射波形,通過控制各個通道DDS的初始頻率和初始相位,實現(xiàn)波束形成。該方案能夠產(chǎn)生高質(zhì)量的單頻和線性調(diào)頻信號,降低波形設(shè)計復(fù)雜度。但在線性調(diào)頻信號產(chǎn)生周期內(nèi),無法實時控制信號的相位和幅度。在寬帶陣列波束形成中易發(fā)生“孔徑渡越”現(xiàn)象。

數(shù)字中頻時延的方式在數(shù)字域中實現(xiàn)波形的精確延時,包括時鐘周期整數(shù)倍延時和分?jǐn)?shù)延時,然后通過高速數(shù)模轉(zhuǎn)換器(digital to analog converter,DAC)轉(zhuǎn)換成模擬中頻信號。該方案有效地減輕了射頻前端的設(shè)計難度。但由于數(shù)字時延算法復(fù)雜,在大規(guī)模數(shù)字陣列中將極大地提高數(shù)字信號處理復(fù)雜度。

直接射頻采樣方案可直接在射頻域?qū)崿F(xiàn)數(shù)字和模擬的互相轉(zhuǎn)換,采樣率可高達(dá)10 Gsps,極大地提高了信號瞬時帶寬和波形可重構(gòu)能力。但極高的采樣率同樣帶來了極大的功耗,也不適用于高射頻波段。

零中頻架構(gòu)將基帶信號與射頻信號直接通過正交混頻器進(jìn)行互相轉(zhuǎn)換。一般采用集成了DAC、ADC和正交混頻器的射頻收發(fā)器實現(xiàn),零中頻架構(gòu)方案有利于小型化設(shè)計。但由于射頻收發(fā)器的調(diào)諧頻率范圍有限,零中頻架構(gòu)將難以適用于高射頻波段的應(yīng)用。

1.2 本文高中頻架構(gòu)方案

1.2.1 高中頻架構(gòu)原理

本文高中頻架構(gòu)的發(fā)射機(jī)采用射頻收發(fā)器實現(xiàn)基帶數(shù)字信號與中頻模擬信號的轉(zhuǎn)換,如圖1所示，兩路正交的基帶數(shù)字信號通過兩個DAC轉(zhuǎn)換成基帶模擬信號,由正交混頻器生成一路中頻信號。再通過外部元件依次實現(xiàn)二次混頻、濾波和功率放大,最終產(chǎn)生Ku波段的射頻信號。其中,在不改變射頻信號頻率的情況下,中頻本振和射頻本振的頻率可在較大范圍內(nèi)靈活調(diào)諧,盡可能地避開干擾雜散。同理,接收機(jī)與發(fā)射機(jī)的設(shè)計思路一致,如圖2所示，射頻信號從天線陣列接收之后,依次經(jīng)過低噪聲放大、下變頻、濾波,然后進(jìn)入射頻收發(fā)器,實現(xiàn)正交下變頻和模數(shù)轉(zhuǎn)換,最終產(chǎn)生數(shù)字基帶信號。

圖1 高中頻架構(gòu)發(fā)射通道示意圖Fig.1 Schematic diagram of transmission channel of high intermediate frequency architecture

圖2 高中頻架構(gòu)接收通道示意圖Fig.2 Schematic diagram of receiving channel of high intermediate frequency architecture

1.2.2 高中頻架構(gòu)的頻率規(guī)劃分析

除了精度和噪聲系數(shù)之外,組合頻率干擾也是影響接收機(jī)和發(fā)射機(jī)性能的一項主要指標(biāo)。由于混頻器的非線性特點,其輸出的組合頻率分布為±,其中為混頻器輸入信號頻率,為本振信號頻率,,=0,1,2,…。階數(shù)=+越大,組合頻率的影響越小。

若設(shè)計時沒有考慮到接收機(jī)和發(fā)射機(jī)的信號頻率規(guī)劃,易導(dǎo)致干擾信號、射頻信號和本振信號形成的多種頻率組合,竄入中頻信號帶寬內(nèi)。接收機(jī)的射頻頻率輸入范圍在12～15 GHz,中頻頻率為3.5 GHz,當(dāng)接收器調(diào)諧頻率為13 GHz時,本振頻率取值為=3.5 GHz+13 GHz=16.5 GHz,可計算出可能引起帶內(nèi)的×雜散頻率分布為(±),取,=1,2,3,結(jié)果如表1所示。

表1 FLO=16.5 GHz的p×q雜散頻率分布

表1中的14.75 GHz和12.17 GHz雜散信號在12～15 GHz范圍的通帶內(nèi),其中14.75 GHz與16.5 GHz的本振信號經(jīng)過混頻器可產(chǎn)生16.5 GHz×2-14.75 GHz×2=3.5 GHz的雜散信號,對原本的中頻信號進(jìn)行干擾。

若采用傳統(tǒng)的超外差式接收機(jī)架構(gòu),由于ADC接收的數(shù)字中頻信號帶寬較窄,如果進(jìn)行一級混頻,則接收機(jī)將很難抑制鏡像頻率。所以一般需要經(jīng)過兩次混頻,或者采用基于ADC、DDS的數(shù)字中頻方式,而第一中頻信號的中心頻率固定不變。在調(diào)諧射頻頻率時,難以避免×雜散頻率帶來的干擾。同時為了抑制大量的非目標(biāo)頻率,對濾波電路的要求通常也非常高。

而本系統(tǒng)采用的高中頻接收機(jī)和發(fā)射機(jī)架構(gòu),在不改變射頻信號頻率的情況下,可通過靈活的中頻頻率調(diào)諧能力,有效避開×雜散頻率。將上述接收機(jī)的中頻頻率調(diào)諧至5 GHz,為了接收13 GHz的射頻信號,則本振調(diào)節(jié)至18 GHz,可計算出如表2所示的×雜散頻率分布。

表2 FLO=18 GHz的p×q雜散頻率分布

除了表2中的13 GHz所需頻率,還有13.6 GHz的雜散在12～15 GHz通帶內(nèi),但13.6 GHz雜散與18 GHz本振的頻率組合無法生成5 GHz的干擾。而其余的雜散均分布在通帶之外,經(jīng)過濾波器抑制掉。

1.2.3 高中頻架構(gòu)方案總結(jié)

基于高中頻架構(gòu)的發(fā)射機(jī)和接收機(jī)具備許多優(yōu)點。首先,高集成度的射頻收發(fā)器不但將ADC、DAC、正交混頻、數(shù)字有限脈沖響應(yīng)(finite impulse response,FIR)濾波、中頻模擬濾波、幅度衰減等功能集成在同一塊芯片上,盡可能減少了電路板布局面積,有利于實現(xiàn)小型化設(shè)計,同時也極大地減少了布線誤差與板級電磁干擾。其次,較寬的中頻調(diào)諧范圍使得板內(nèi)的基帶、中頻、射頻信號之間能夠靈活避開干擾頻率,有利于提高系統(tǒng)性能。此外,數(shù)字域中對基帶正交信號進(jìn)行處理,可靈活地處理各通道的幅度與相位加權(quán),同時充分利用較低的采樣頻率實現(xiàn)更多的波形處理功能,減輕了數(shù)字信號處理難度。

本文高中頻架構(gòu)方案,相較于程控移相器方案,波形的相位調(diào)節(jié)精度更高,可實現(xiàn)低副瓣波束加權(quán)和更高性能;相較于DDS移頻移相方案,波形重構(gòu)能力更強(qiáng),易于寬帶幅相矯正;相較于數(shù)字中頻時延方案,較大程度地減少了用于延時計算的數(shù)字信號處理難度,提高了實時性;相較于直接射頻采樣方案和零中頻架構(gòu)方案,提高了射頻工作頻段。

總之,高中頻架構(gòu)方案在滿足收發(fā)全數(shù)字、高精度、高性能、寬帶和Ku波段的要求之外,還盡可能地簡化了電路設(shè)計,減小了電路體積和系統(tǒng)設(shè)計難度。

2 硬件設(shè)計

2.1 高中頻架構(gòu)設(shè)計

高中頻架構(gòu)的接收器和發(fā)射器需要生成頻率較高的中頻,為了能夠自適應(yīng)地避開雜散頻率干擾,還需要擁有靈活的中頻本振頻率調(diào)諧功能。

AD9371射頻收發(fā)器集成了正交混頻器、中頻濾波、數(shù)字FIR濾波、程控放大器、ADC以及DAC,將模擬與數(shù)字信號鏈做在同一個硅片上。射頻收發(fā)器AD9371由現(xiàn)場可編程邏輯門陣列(field programmable gate array,FPGA)驅(qū)動與控制輸出?；贏D9371的高中頻架構(gòu)如圖3所示，可實現(xiàn)300 MHz至6 GHz大范圍的中頻本振調(diào)諧,并配合射頻前端的射頻本振調(diào)諧,能夠盡可能地避開由混頻器帶來的組合頻率雜散干擾。

圖3 高中頻架構(gòu)Fig.3 High intermediate frequency architecture

由于AD9371的高集成度,將數(shù)模混合電路集成在同一個硅片上,盡可能減少了印制電路板帶來的誤差,同時也能很大程度地降低功耗和體積。AD9371芯片擁有2個接收通道和2個發(fā)射通道,接收增益為16 dB,噪聲系數(shù)為19 dB,瞬時帶寬100 MHz,功耗約為5 W,封裝面積為12 mm×12 mm。對比等效的超外差架構(gòu),高中頻架構(gòu)設(shè)計可以減少50%左右的面積,功耗降低30%左右。其次,基于AD9371的高中頻架構(gòu)對于抑制干擾雜散具有很大優(yōu)勢。AD9371片內(nèi)集成正交糾錯(quadrature error correction,QEC)校準(zhǔn)功能,能達(dá)到75～80 dB的鏡像抑制性能。

2.2 系統(tǒng)框架設(shè)計

圖4顯示的是系統(tǒng)的框架圖，主要由收發(fā)板、主控板、電源板、背板、射頻前端模塊和天線陣列組成,根據(jù)系統(tǒng)的收發(fā)通道數(shù)量來適當(dāng)調(diào)整收發(fā)板和射頻收發(fā)器的個數(shù)。為了提升系統(tǒng)的靈活性,采用VPX標(biāo)準(zhǔn)總線架構(gòu),收發(fā)板、主控板和電源板的尺寸按照6U標(biāo)準(zhǔn)設(shè)計，收發(fā)板1～4與射頻前端是對插結(jié)構(gòu)。

圖4 系統(tǒng)框圖Fig.4 System block diagram

收發(fā)板完成采集接收數(shù)據(jù)、第一級合成接收波束、產(chǎn)生發(fā)射數(shù)據(jù)、分配發(fā)射DBF權(quán)值、正交混頻。主控板完成多通道校準(zhǔn)、光模塊基帶數(shù)據(jù)收發(fā)、DBF權(quán)值計算、來波方向估計、第二級合成接收波束。電源板用于將24 V輸入電源轉(zhuǎn)換成12 V并輸出至背板,提供系統(tǒng)電源。背板用于收發(fā)板與主控板之間的信號連接以及12 V的電源輸入。射頻前端模塊用于對發(fā)射通道和接收通道實現(xiàn)上下變頻、信號放大和通道校準(zhǔn)。天線陣列的陣元數(shù)量有8×8個,天線陣列模塊可通過超小型連接器(sub-miniature-P,SMP)射頻接插件與射頻前端。

2.3 收發(fā)板設(shè)計

收發(fā)板主要由FPGA和射頻收發(fā)器AD9371組成。單片AD9371集成了2路發(fā)射通道與2路接收通道,通過串行外設(shè)接口(serial peripheral interface,SPI)接口配置工作模式,以JESD204B高速串行數(shù)據(jù)鏈路連接FPGA。按照6U板卡的尺寸來設(shè)計,一塊收發(fā)板能放置8片AD9371以及相應(yīng)的外圍電路,所以有16個發(fā)射通道和16個接收通道,總共需要4塊收發(fā)板就能實現(xiàn)數(shù)字多波束形成系統(tǒng)的64發(fā)射通道和64接收通道。收發(fā)板的框架圖如圖5所示。對于收發(fā)板的FPGA選型,重點考慮的是千兆比特收發(fā)器(gigabyte transceiver,GT)的數(shù)量,而不是邏輯資源。一片AD9371的JESD204B接口收發(fā)各有4 lane,正好一個bank的GT接口,一塊板卡上有8片AD9371,所以共需要8個bank共32對GT接口。加上需要留有余量和主控板進(jìn)行高速互聯(lián),會占用更多GT資源,所以選用擁有64對GT資源的Xilinx公司Virtex-7系列的XC7VX690T芯片。

圖5 收發(fā)板框圖Fig.5 Block diagram of transceiver board

考慮到系統(tǒng)小型化與功耗,收發(fā)板的電源電路設(shè)計、射頻接插件選型和印制電路板(printed circuit board,PCB)布局需要重點關(guān)注。FPGA的電源芯片采用集成了開關(guān)控制器、功率場效應(yīng)管、電感器和其他相關(guān)元件的DC/DC開關(guān)電源LTM4628和LTM4644,只需外接少量的阻容即可構(gòu)成完整的電源電路,盡可能減少布局面積。AD9371的供電選用型號為ADP5054的DC/DC開關(guān)電源,可配置為2路1.3 V、1路1.8 V和1路3.3 V分別提供到AD9371的4路電源輸入,1片ADP5054可滿足2片AD9371的供電需求,1塊收發(fā)板只需要4片ADP5054即可。由于采用8片AD9371,共16發(fā)16收的射頻通道,PCB對稱布局將很好地保證模擬電路的多通道一致性。將FPGA布置于板卡中心,射頻收發(fā)器及其模擬通道分布在兩側(cè),盡可能隔離數(shù)字電路對模擬電路的干擾。射頻接插件采用超小型封裝的IPEX型號,并通過射頻同軸線轉(zhuǎn)接到板卡前的SSMP接插件上,方便和射頻前端模塊直接進(jìn)行對插。整個收發(fā)板的實物圖如圖6所示。

圖6 收發(fā)板實物Fig.6 Physical transceiver board

2.4 主控板設(shè)計

主控板作為整個系統(tǒng)的控制、數(shù)據(jù)交換與算法實現(xiàn)的中心,主要部件包括FPGA、雙倍速率(double data rate 3,DDR3)同步動態(tài)隨機(jī)存儲器、光纖傳輸模塊、射頻收發(fā)器、對外控制接口。FPGA選型需要滿足接口數(shù)量和邏輯資源的要求,并考慮到調(diào)試方便,選用與收發(fā)板相同的Virtex-7系列XC7VX690T芯片,對應(yīng)的電源電路也相同。DDR3存儲器選用8片Micron公司的MT41J256M16HA芯片,用于對數(shù)據(jù)的緩存與算法實現(xiàn)。光纖傳輸模塊為中航光電的HTG8503-MH-T001YY,可12路并行收發(fā),單通道傳輸速率為10.312 5 Gbps。主控板還放置1片AD9371,作為通道校準(zhǔn)模式下的發(fā)射參考信號源和接收參考通道。對外接口芯片采用ADI公司的LTM2881HY-3為專用的隔離型RS485/RS422收發(fā)器,用來控制射頻頻綜模塊。

在與收發(fā)板的高速互聯(lián)方面,FPGA之間通過Aurora協(xié)議進(jìn)行高速數(shù)據(jù)傳輸,單鏈路速率最高支持0.5～6.6 Gbps。主控板分別提供2個bank的GT接口到每個收發(fā)板,總共需要8個bank,也就是32 lane,通過背板進(jìn)行連接。主控板的框架圖與實物圖如圖7和圖8所示。

圖7 主控板框圖Fig.7 Block diagram of main control board

圖8 主控板實物Fig.8 Physical main control board

3 軟件設(shè)計

3.1 底層驅(qū)動設(shè)計

射頻收發(fā)器AD9371、時鐘生成器CDCM6208和光模塊需要通過SPI或集成電路總線(inter-integrated circuit,IIC)接口對內(nèi)部寄存器進(jìn)行配置,才能進(jìn)行正常的工作。由于AD9371芯片沒有公開功能寄存器地址映射表,而提供了基于C語言庫函數(shù)的源代碼,本文介紹一種通過Xilinx嵌入式處理器軟核Microblaze的方式實現(xiàn)系統(tǒng)初始化配置。

Microblaze最小系統(tǒng)的框圖如圖9所示，在Vivado設(shè)計套件中,創(chuàng)建Block Design,在Block Design中添加Microblaze IP以及相應(yīng)的外圍模塊,包括Processor System Reset、MicroBlaze Debug Module、AXI Interconnect、Local memory,組成嵌入式軟核最小系統(tǒng)。再添加一些對外接口IP,如AXI Quad SPI和AXI GPIO,用于對外初始化配置的接口連接。在SDK工具中編寫C語言代碼,調(diào)用ADI官方提供的庫函數(shù),即可實現(xiàn)初始化配置。

圖9 Microblaze最小系統(tǒng)Fig.9 Microblaze minimum system

3.2 通道間幅相校準(zhǔn)

由于射頻收發(fā)器AD9371不具備多片本振相位同步功能,本振時鐘源通過AD9371管腳輸入,經(jīng)過內(nèi)部二分頻成為兩個正交的載頻信號,用于正交混頻。在這過程中,無法保證每片AD9371的載頻初始相位,即每一次初始化AD9371的過程,各通道間的波形相位都隨機(jī)改變。而初始化完成之后,各通道間的波形相位會保持固定。加上系統(tǒng)中硬件的誤差,各通道幅度與相位不能完全保持一致,需要在軟件上進(jìn)行修正。

為分析通道幅相誤差來源,建立系統(tǒng)信號模型。以發(fā)射模式為例,FPGA產(chǎn)生多路相同的信號(),其對應(yīng)的快速傅里葉變換(fast Fourier transform,FFT)為(),各通道的傳遞函數(shù)為(),各通道對應(yīng)的輸出頻率響應(yīng)()可表示為

(1)

系統(tǒng)多通道間誤差來源于(),取第一個通道為參考通道,將其他每個通道與參考通道作比較即可得出通道間的相對誤差。按照此思路,對式(1)進(jìn)行如下變化:

(2)

(3)

圖10 發(fā)射通道間幅相校準(zhǔn)示意圖Fig.10 Schematic diagram of amplitude and phase calibration between transmitting channels

同理,接收通道校準(zhǔn)與發(fā)射通道校準(zhǔn)的計算方法相同,接收通道的校準(zhǔn)過程如圖11所示。不同于接收校準(zhǔn)的是，在系統(tǒng)初始化后,采集各通道實際信號的方式。在接收校準(zhǔn)模式中,關(guān)閉射頻前端的天線單元通道開關(guān),切換到功分網(wǎng)絡(luò)。主控板持續(xù)產(chǎn)生基準(zhǔn)信號,經(jīng)過功分網(wǎng)絡(luò)后分成64個通道由收發(fā)板同時接收。此時,收發(fā)板通過接收到的實際信號,計算出各通道接收校準(zhǔn)系數(shù),并完成接收通道校準(zhǔn)。

圖11 接收通道間幅相校準(zhǔn)示意圖Fig.11 Schematic diagram of amplitude and phase calibration between receiving channels

3.3 DBF實現(xiàn)流程

波束形成是指對空間傳感器的采樣加權(quán)求和以增強(qiáng)特定方向傳播波信號抑制其他方向的干擾信號或提取波場特征參數(shù)等為目的的空域濾波。DBF權(quán)值的計算方法有很多種,本文不作具體介紹,重點講述本系統(tǒng)的DBF實現(xiàn)流程。

首先,主控板中的FPGA根據(jù)方位角和俯仰角計算出DBF權(quán)值,并發(fā)送到各個收發(fā)板中。在發(fā)射模式下,主控板將發(fā)射波形分發(fā)到各個收發(fā)板,收發(fā)板接收到發(fā)射波形之后復(fù)制成16路,再依次乘以DBF權(quán)值和發(fā)射通道校準(zhǔn)系數(shù),最后通過JESD204B傳輸?shù)紸D9371。

在接收模式下,收發(fā)板中的FPGA將16路原始接收數(shù)據(jù)依次乘以接收通道校準(zhǔn)系數(shù)和DBF權(quán)值,再將16通道數(shù)據(jù)進(jìn)行相加,合成一路,完成第一級接收波束合成。4個收發(fā)板的第一級波束合成結(jié)果通過Aurora協(xié)議傳到主控板,并由主控板的FPGA再次進(jìn)行相加,得到第二級接收波束合成,最后通過AD9371發(fā)射通道輸出,在頻譜儀實時觀測接收波束合成結(jié)果。圖12所示為DBF實現(xiàn)流程圖。

圖12 DBF實現(xiàn)流程圖Fig.12 DBF implementation flowchart

4 實驗測試

4.1 通道間幅相一致性測試

通道間幅相一致性測試分為發(fā)射通道和接收通道兩部分。在發(fā)射模式下,系統(tǒng)首先完成發(fā)射通道間幅相校準(zhǔn),由于天線陣列模塊的工藝誤差較小,可直接通過高速示波器觀測射頻前端模塊發(fā)射通道輸出波形的方式來測試發(fā)射通道間幅相一致性。在接收模式下,系統(tǒng)首先完成接收通道間幅相校準(zhǔn),各個接收通道數(shù)據(jù)通過Aurora協(xié)議從收發(fā)板發(fā)送到主控板中,再通過Vivado軟件的集成邏輯分析器(integrated logic analyzer,ILA)工具來觀測接收通道的幅相一致性。

發(fā)射通道間的幅相一致性測試,先將系統(tǒng)設(shè)置為發(fā)射模式,使用輸入信號帶寬20 GHz以上的多通道高速示波器隨機(jī)連接射頻前端的4個發(fā)射通道輸出端口。圖13～圖15均為多通道高速示波器的測示結(jié)果顯示界面，圖中的橫縱軸分別表示時間和信號幅度。圖13顯示了發(fā)射通道間幅相校準(zhǔn)前的射頻前端模塊發(fā)射通道輸出波形,此時收發(fā)板的各個AD9371中頻本振相位不一致,加上收發(fā)板和射頻前端模塊的器件誤差和布線誤差,使得發(fā)射波形幅相一致性差。圖14顯示了經(jīng)過系統(tǒng)發(fā)射通道間幅相校準(zhǔn)之后的射頻前端模塊發(fā)射通道輸出波形,能明顯觀察到發(fā)射波形的幅相一致性已經(jīng)得到來很大改善。由于射頻前端中用于校準(zhǔn)的功分網(wǎng)絡(luò)存在布線誤差,經(jīng)過在線幅相校準(zhǔn)之后,還需要通過在FPGA中將發(fā)射數(shù)據(jù)再次乘以補(bǔ)償系數(shù),并同時觀測示波器進(jìn)行手動幅相誤差補(bǔ)償。圖15顯示了發(fā)射通道經(jīng)過手動幅相誤差補(bǔ)償之后的射頻前端模塊輸出波形。

圖13 發(fā)射通道間幅相校準(zhǔn)前Fig.13 Before amplitude and phase calibration between transmitting channels

圖14 發(fā)射通道間幅相校準(zhǔn)后Fig.14 After amplitude and phase calibration between transmitting channels

圖15 發(fā)射通道間幅相誤差補(bǔ)償后Fig.15 After amplitude and phase error compensation between transmitting channels

表3所示為與參考文獻(xiàn)[22]的幅相誤差對比結(jié)果。實驗表明,本文的DBF發(fā)射通道一致性效果更好。

表3 發(fā)射通道間幅相誤差補(bǔ)償結(jié)果對比

接收通道間的幅相校準(zhǔn),可以在暗室中進(jìn)行測試,在天線陣列的遠(yuǎn)場法線方向上放置標(biāo)準(zhǔn)喇叭天線并發(fā)射信號源,由本系統(tǒng)接收。通過Vivado的ILA觀察接收通道間幅相校準(zhǔn)后的波形。

圖16顯示了ILA窗口中接收通道間幅相校準(zhǔn)前的原始接收波形,圖17顯示了接收通道間幅相校準(zhǔn)之后的波形?？梢钥闯?經(jīng)過接收通道間幅相校準(zhǔn)之后的各個通道接收波形幅度與相位基本能保持一致。

圖16 接收通道間幅相校準(zhǔn)前Fig.16 Before amplitude and phase calibration between receiving channels

圖17 接收通道間幅相校準(zhǔn)后Fig.17 After amplitude and phase calibration between receiving channels

4.2 發(fā)射波束方向圖

本系統(tǒng)的測試天線采用相鄰陣元錯開排列的64陣元二維平面天線陣列,發(fā)射通道與接收通道時分復(fù)用同一個天線陣列。圖18為二維平面天線陣列的陣元排列示意圖。圖19為本系統(tǒng)的暗室測試環(huán)境。系統(tǒng)機(jī)箱放置于轉(zhuǎn)臺上,轉(zhuǎn)臺可通過電腦遠(yuǎn)程控制俯仰角與方位角。在天線陣列法線方向的遠(yuǎn)場距離處放置喇叭天線進(jìn)行接收,喇叭天線外接矢量網(wǎng)絡(luò)分析儀測出信號功率大小。矢量網(wǎng)絡(luò)分析儀的縱坐標(biāo)顯示接收信號功率大小,橫坐標(biāo)表示時間。隨著轉(zhuǎn)臺從-60°轉(zhuǎn)至60°的方位角,矢量網(wǎng)絡(luò)分析儀也同時進(jìn)行接收測試,其橫坐標(biāo)的時間就對應(yīng)了轉(zhuǎn)臺的角度。在此過程中,本系統(tǒng)的DBF權(quán)值保持不變,而系統(tǒng)機(jī)箱的方向隨著轉(zhuǎn)臺而改變。圖20分別顯示了-45°、-15°、15°和45°方位角指向權(quán)值時的軟件仿真單波束方向圖。圖21分別顯示了-45°、-15°、15°和45°方位角指向權(quán)值時的實測發(fā)射單波束方向圖。可以看出,本系統(tǒng)的實測發(fā)射單波束方向圖與仿真結(jié)果十分近似。在多波束發(fā)射模式下,同時產(chǎn)生頻率為、、、的4個波束,4個波束對應(yīng)的方位角分別指向-45°、-15°、15°和45°,由喇叭天線接收,并通過頻譜儀顯示各個波束的幅值。圖22顯示了被測天線對喇叭天線的方位指向角分別為-45°、-15°、15°和45°時,喇叭天線接收到的信號頻譜?？梢钥闯?在本系統(tǒng)的發(fā)射數(shù)字多波束形成模式下,波束能在指定方向上實現(xiàn)正確指向。

圖18 天線陣元排列示意圖Fig.18 Schematic diagram of antenna array element arrangement

圖19 暗室測試環(huán)境Fig.19 Darkroom test environment

圖20 不同指向權(quán)值的單波束仿真方向圖Fig.20 Single beam simulation pattern with different pointing weights

圖21 不同指向權(quán)值的發(fā)射單波束實測方向圖Fig.21 Measured directional patterns of transmitting single beams with different pointing weights

圖22 天線不同方向時多波束發(fā)射頻譜Fig.22 Multi-beam emission spectrum when antennas are in different directions

5 結(jié) 論

小型化設(shè)計在無人機(jī)、導(dǎo)彈和微納衛(wèi)星平臺上尤為重要,大規(guī)模天線陣列的DBF系統(tǒng)在功耗與體積上具有很大的優(yōu)化空間。本文提出了一種新的DBF架構(gòu)設(shè)計,通過射頻收發(fā)器AD9371的高集成特性,以高中頻架構(gòu)為思路,完成了高精度、高性能、小型化、低功耗和Ku工作波段的全數(shù)字多波束形成系統(tǒng)設(shè)計。實驗結(jié)果表明,本系統(tǒng)能實現(xiàn)精確的收發(fā)通道幅相校準(zhǔn)和靈活的全數(shù)字波束形成,并具備很高的性能,驗證了本文設(shè)計的可行性與工程價值。