面向超高速采樣數(shù)據(jù)傳輸?shù)牟罘只ミB結(jié)構(gòu)設(shè)計(jì)與優(yōu)化

張紫文，林文濤，王 琳，胡 忞，易朋興

(華中科技大學(xué)機(jī)械科學(xué)與工程學(xué)院，湖北武漢 430074)

0 引言

隨著電子技術(shù)和集成電路技術(shù)的快速發(fā)展，傳輸線上的信號(hào)速率達(dá)到了GHz領(lǐng)域，而在高速電路系統(tǒng)中，PCB板的設(shè)計(jì)不僅要實(shí)現(xiàn)信號(hào)的連通，還要考慮到電路中存在的信號(hào)完整性問題，隨著信號(hào)傳輸速率增加，PCB上過孔等結(jié)構(gòu)會(huì)嚴(yán)重影響信號(hào)傳輸?shù)馁|(zhì)量，成為了影響電路性能的重要因素[1]。

在高速信號(hào)領(lǐng)域中，差分傳輸線相比于單端傳輸線具有更強(qiáng)的抗干擾性、更好的抗電磁干擾能力等特點(diǎn)，因而在高速電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。目前國內(nèi)外學(xué)者對(duì)差分傳輸線進(jìn)行了大量的研究，文獻(xiàn)[2]分析了傳輸線耦合引發(fā)差分傳輸線共模噪聲的機(jī)理，文獻(xiàn)[3]研究了孔徑、焊盤直徑等參數(shù)對(duì)差分過孔的差分性能和共模性能的影響，文獻(xiàn)[4]研究了差分傳輸線橫截面的幾何不平衡對(duì)信號(hào)串?dāng)_的影響，文獻(xiàn)[5]利用時(shí)域有限差分仿真驗(yàn)證非理想回流路徑對(duì)差分信號(hào)完整性的影響，這些研究大多數(shù)針對(duì)差分傳輸線的局部進(jìn)行性能分析，而對(duì)差分互連結(jié)構(gòu)的整體設(shè)計(jì)對(duì)信號(hào)傳輸能力的影響關(guān)注較少。

針對(duì)超高速采樣數(shù)據(jù)傳輸網(wǎng)絡(luò)，采用了一種基于分段傳輸線的差分互連結(jié)構(gòu)，該結(jié)構(gòu)將差分傳輸線進(jìn)行分段處理，通過粒子群算法搜索具有良好傳輸質(zhì)量的傳輸線結(jié)構(gòu)參數(shù)，并在ADS仿真軟件中建立基于分段傳輸線的差分互連結(jié)構(gòu)模型，結(jié)合眼圖對(duì)其進(jìn)行分析。

1 超高速采樣數(shù)據(jù)傳輸網(wǎng)絡(luò)

超高速采樣數(shù)據(jù)傳輸網(wǎng)絡(luò)是指超高速采樣系統(tǒng)中的ADC芯片和FPGA之間的差分信號(hào)傳輸路徑，經(jīng)過ADC芯片模數(shù)轉(zhuǎn)換后的數(shù)據(jù)以LVDS差分信號(hào)的形式向FPGA進(jìn)行傳輸，采用差分線的結(jié)構(gòu)設(shè)計(jì)可以有效降低高速信號(hào)傳輸時(shí)的電磁干擾，提高數(shù)據(jù)的傳輸能力。

但是理想的差分傳輸線是難以實(shí)現(xiàn)的，過孔、互連拓?fù)浣Y(jié)構(gòu)、互連線跨分割等因素都會(huì)導(dǎo)致互連傳輸線的阻抗發(fā)生變化，而阻抗的改變又會(huì)引起傳輸信號(hào)在該處發(fā)生反射，影響高速信號(hào)的傳輸質(zhì)量，傳輸線間互容耦合、互感耦合引起的串?dāng)_問題，會(huì)影響信號(hào)的邊沿和幅度，降低信號(hào)的質(zhì)量，反射和串?dāng)_這2個(gè)因素都會(huì)影響采樣系統(tǒng)的信號(hào)完整性，而從ADC芯片輸出的差分信號(hào)的傳輸速率可達(dá)到1.6 Gbit/s，此時(shí)，反射和串?dāng)_問題會(huì)極大影響數(shù)字信號(hào)傳輸?shù)馁|(zhì)量，從而降低了整個(gè)超高速采樣系統(tǒng)的性能。

超高速采樣系統(tǒng)中的ADC芯片和FPGA置于板卡的外表層，芯片采用的是BGA封裝形式，圖1為高速數(shù)據(jù)的傳輸路徑,考慮到PCB板內(nèi)層的布線空間大，并且?guī)罹€受到的電磁干擾以及相鄰信號(hào)線間的串?dāng)_都比表層微帶線要小，因而ADC芯片與FPGA之間的LVDS信號(hào)線采用內(nèi)層走線的方式，然而互連線需要通過過孔換層，過孔是傳輸線上的一個(gè)阻抗不連續(xù)點(diǎn)，過孔焊盤帶來的寄生電容以及過孔的stub帶來的短截線效應(yīng)會(huì)加大傳輸線的延時(shí)，減小互連通道的帶寬，影響電路系統(tǒng)的信號(hào)完整性。

圖1 差分信號(hào)的傳輸路徑

2 基于分段傳輸線的差分互連結(jié)構(gòu)設(shè)計(jì)

常規(guī)基于阻抗匹配的傳輸線結(jié)構(gòu)如圖2所示，在MHz頻域內(nèi)，常規(guī)傳輸線結(jié)構(gòu)可以用來降低信號(hào)的反射，改善信號(hào)完整性，但是到了GHz頻域以后，過孔帶來的影響就很突出，用這種方式難以減小這種影響，因而為了解決這個(gè)問題，采用一種基于分段傳輸線的差分互連結(jié)構(gòu)，圖3為這種結(jié)構(gòu)的示意圖，信號(hào)沿傳輸線傳播時(shí)，只要遇到瞬時(shí)阻抗突變，就會(huì)發(fā)生反射，反射的電壓Vreflect為

圖2 常規(guī)差分傳輸線結(jié)構(gòu)

圖3 分段差分傳輸線結(jié)構(gòu)

(1)

式中：Vinc為入射電壓；Z2為反射點(diǎn)的阻抗；Z1為傳輸線的阻抗。

當(dāng)信號(hào)通過阻抗變化點(diǎn)時(shí)，可能會(huì)發(fā)生正反射或負(fù)反射，這些反射又會(huì)與路徑上其他阻抗變化點(diǎn)產(chǎn)生的反射相疊加，使反射增大或者減小，如果各小段傳輸線的阻抗設(shè)置合適，則可以減小由過孔帶來的影響[6]。

對(duì)于FR4材料的邊緣耦合微帶線，差分阻抗Zdiff近似為[7]

(2)

式中：Z0為未耦合時(shí)的單端特性阻抗；s為走線的邊緣間距；h為信號(hào)線與參考平面之間的介質(zhì)厚度。

(3)

式中：εr為介質(zhì)的介電常數(shù)；w為信號(hào)線的寬度；t為信號(hào)線的厚度。

由式(2)和式(3)可知在介質(zhì)材料確定的電路板中，對(duì)傳輸線差分阻抗的調(diào)整實(shí)質(zhì)上是對(duì)傳輸線寬度w和間距s的調(diào)整，而各小段傳輸線的長度l會(huì)影響反射信號(hào)疊加的時(shí)序，進(jìn)而影響信號(hào)的傳輸質(zhì)量。圖4為分段差分傳輸線的結(jié)構(gòu)設(shè)計(jì)，將這種分段結(jié)構(gòu)應(yīng)用在LVDS差分傳輸線上時(shí)，通過調(diào)整分段差分傳輸線的寬度w、間距s以及長度l，從而在信號(hào)接收端獲得良好的信號(hào)波形。

圖4 分段差分線的結(jié)構(gòu)設(shè)計(jì)

過孔根據(jù)連接方式不同可以分為通孔、盲孔及埋孔，實(shí)驗(yàn)中的差分過孔采用通孔結(jié)構(gòu)，為了方便后續(xù)的仿真分析，將通孔模型進(jìn)行簡化等效，圖5為通孔的等效模型，PCB上的通孔結(jié)構(gòu)存在著寄生電容和寄生電感，通孔的寄生電容C和寄生電感L的大小近似為

圖5 通孔的等效模型

(4)

式中：εr為介質(zhì)的介電常數(shù)；T為PCB板厚度；D1為焊盤直徑；D2為反焊盤直徑。

(5)

式中：h為孔的長度；d為孔徑。

基于分段傳輸線的差分互連結(jié)構(gòu)的設(shè)計(jì)模型如圖6所示，其中w1～w10為各段的線寬，l1～l10為各段的線長，s為線間距，ADC為BGA封裝，芯片引腳比較密集，通常采用就近過孔換層走線的方式，頂層的一小段傳輸線對(duì)整體結(jié)構(gòu)影響不大，因而將頂層線寬w11、w12，頂層線長l11、l12和頂層線間距s11、s12設(shè)為固定值，將PCB內(nèi)層的差分傳輸線進(jìn)行分段處理，每段的長度、寬度以及2個(gè)傳輸線間的距離作為變量，傳輸線的總長為固定值，通過接收器觀測差分輸出信號(hào)。

圖6 基于分段傳輸線的差分互連結(jié)構(gòu)設(shè)計(jì)模型

3 基于粒子群算法的差分互連結(jié)構(gòu)優(yōu)化

為了使分段差分傳輸線結(jié)構(gòu)輸出良好的信號(hào)，傳輸線參數(shù)的搜索空間將會(huì)變得非常大，采用粒子群優(yōu)化算法來解決多個(gè)參數(shù)變化帶來的組合量過大的問題。粒子群算法具有較快的計(jì)算速度以及全局搜索能力，是一種高效的并行搜索算法[8-9]。圖7為粒子群算法的流程圖，當(dāng)粒子群算法用于差分互連結(jié)構(gòu)優(yōu)化時(shí)，分段差分線的各段線長、線寬以及線間距作為粒子，通過粒子的搜索來確定傳輸線的結(jié)構(gòu)參數(shù),這也同時(shí)需要建立評(píng)估差分互連結(jié)構(gòu)適應(yīng)度的函數(shù)以及處理差分互連結(jié)構(gòu)帶來的等式約束問題。

圖7 粒子群算法流程圖

3.1 差分互連結(jié)構(gòu)適應(yīng)度評(píng)估函數(shù)

通過接收端信號(hào)的眼圖對(duì)差分互連結(jié)構(gòu)的適應(yīng)度進(jìn)行評(píng)估，眼圖能夠體現(xiàn)數(shù)字信號(hào)的整體特征，可以很好地評(píng)估數(shù)字信號(hào)的質(zhì)量，而眼寬和眼高是眼圖中2個(gè)關(guān)鍵的參數(shù)，眼寬反映了傳輸線上信號(hào)的穩(wěn)定時(shí)間，眼高反映了信號(hào)的噪聲容限，這2個(gè)參數(shù)可以基本反映數(shù)字信號(hào)的傳輸質(zhì)量，將眼寬和眼高共同作為適應(yīng)度的評(píng)估指標(biāo),粒子群的適應(yīng)度評(píng)估函數(shù)為

fitness=aTwidth+bVheight

(6)

式中：權(quán)重a和b為自定義常量，a=5×1011，b=500；Twidth為眼寬，ns；Vheight為眼高，V。

每一代的差分線結(jié)構(gòu)參數(shù)輸出成電路描述文件，然后將描述文件代入到電路仿真軟件中，再將仿真得到的眼圖參數(shù)導(dǎo)入到適應(yīng)度評(píng)估程序中，從而來計(jì)算差分互連結(jié)構(gòu)的適應(yīng)度。

3.2 等式約束處理

分段差分傳輸線通過波形的疊加來減小信號(hào)在傳輸過程中遇到的反射和串?dāng)_等問題，而波形疊加的時(shí)序受到了總傳輸時(shí)間的影響，因而要控制分段傳輸線的總線長為固定值，即要對(duì)粒子群進(jìn)行等式約束處理，本文處理等式約束的方法是進(jìn)行分段傳輸線長度的重新分配和重新組合，等式約束的處理步驟如(1)～(3)所示：

(1)檢查等式約束是否成立。如果等式約束成立，則分段傳輸線的長度分配合理，如果不成立，則繼續(xù)后續(xù)步驟。

(3)檢查重新分配后的等式約束是否成立。如果等式約束成立，則分段差分傳輸線的各段長度分配合理，如果不成立，則轉(zhuǎn)向(2)繼續(xù)進(jìn)行。

4 實(shí)驗(yàn)結(jié)果與分析

4.1 TDR阻抗分析

通過粒子群算法得到分段差分線的結(jié)構(gòu)參數(shù)，其各段的線長、線寬及線間距如表1所示(1 mil=0.025 mm)，將這些參數(shù)代入到ADS建立的分段差分線模型中，并對(duì)其進(jìn)行TDR仿真，將生成的結(jié)果與基于阻抗匹配的差分傳輸線的結(jié)果進(jìn)行對(duì)比分析，得到如圖8所示的差分阻抗曲線。

表1 分段差分傳輸線的設(shè)計(jì)參數(shù)

圖8 TDR差分阻抗曲線

圖8中的曲線顯示了2個(gè)不同傳輸線結(jié)構(gòu)阻抗不連續(xù)點(diǎn)的位置，其中曲線的向下凹陷處為差分過孔在傳輸線上形成的阻抗突變點(diǎn)，一般情況下，差分傳輸線的差分阻抗為100 Ω，常規(guī)傳輸線的阻抗除了過孔處出現(xiàn)阻抗突變，其余部分均平穩(wěn)地分布在100 Ω附近，而分段差分線結(jié)構(gòu)的阻抗則在75～120 Ω區(qū)間中波動(dòng)，差分線結(jié)構(gòu)上有多個(gè)阻抗不連續(xù)點(diǎn)。

4.2 眼圖分析

ADC芯片的高速采樣數(shù)據(jù)的輸出速率在800～1 600 Mbit/s之間，分別在800、1 200、1 600 Mbit/s傳輸速率下，對(duì)常規(guī)差分傳輸線以及基于分段傳輸線的差分互連模型進(jìn)行有源通道仿真，得到如圖9～圖11所示的眼圖。

(a)常規(guī)差分傳輸線

(b)分段差分傳輸線圖9 800 Mbit/s傳輸速率下2種不同傳輸線結(jié)構(gòu)的眼圖

(a)常規(guī)差分傳輸線

(b)分段差分傳輸線圖10 1 200 Mbit/s傳輸速率下2種不同傳輸線結(jié)構(gòu)的眼圖

(a)常規(guī)差分傳輸線

(b)分段差分傳輸線圖11 1 600 Mbit/s傳輸速率下2種不同傳輸線結(jié)構(gòu)的眼圖

表2顯示了2種不同傳輸線下眼圖的測量結(jié)果，從常規(guī)傳輸線的眼圖可以看到，信號(hào)在傳輸時(shí)出現(xiàn)了較大的反射和噪聲，導(dǎo)致眼圖的眼高減小、眼圖面積縮小，而采用了分段差分互連結(jié)構(gòu)的傳輸線，其眼高得到了明顯的改善，最大達(dá)到了1.369 V，抖動(dòng)減小，眼圖面積更大，信號(hào)傳輸?shù)恼w質(zhì)量更好，并且隨著傳輸速率的增加，常規(guī)差分傳輸線噪聲抖動(dòng)不斷增大。在1 600 Mbit/s時(shí)達(dá)到了最大，其中峰峰值抖動(dòng)為28.13 ps，均方根抖動(dòng)為7.122 ps，而分段差分傳輸線的信號(hào)受到的影響較小。因而驗(yàn)證了采用基于分段傳輸線的差分互連結(jié)構(gòu)能夠有效地減小噪聲抖動(dòng)，進(jìn)而提升LVDS差分信號(hào)線的傳輸質(zhì)量。

5 結(jié)束語

針對(duì)超高速采樣系統(tǒng)中的ADC與FPGA之間的LVDS差分傳輸線結(jié)構(gòu)進(jìn)行了信號(hào)完整性設(shè)計(jì)，采用一種基于分段傳輸線的差分互連結(jié)構(gòu)來解決過孔帶來的信號(hào)完整性問題，利用粒子群算法求解帶約束的分段差分傳輸線的結(jié)構(gòu)參數(shù)，有源通道仿真結(jié)果顯示了與常規(guī)差分傳輸線相比，使用分段差分傳輸線的眼圖的眼高和眼寬更大，信號(hào)的抖動(dòng)更小，表明基于分段傳輸線的差分互連結(jié)構(gòu)的信號(hào)完整性優(yōu)于常規(guī)的差分互連結(jié)構(gòu)，該研究為實(shí)際中設(shè)計(jì)高速差分傳輸線提供了一些參考。