基于改進(jìn)SOGI-PLL的電壓同步信號(hào)檢測(cè)技術(shù)

李衛(wèi)國(guó)，劉宏偉，劉新宇，陳立銘，郭麗軍

(1.東北電力大學(xué)電氣工程學(xué)院，吉林 吉林 132012；2.國(guó)網(wǎng)吉林電力有限公司，吉林 長(zhǎng)春 130000；3.中國(guó)電工技術(shù)學(xué)會(huì)，北京 100055)

現(xiàn)代電力系統(tǒng)中廣泛應(yīng)用電力電子變流設(shè)備，電網(wǎng)電壓同步信號(hào)檢測(cè)技術(shù)是變流器并網(wǎng)過程中的關(guān)鍵部分[1].實(shí)際工程中，電網(wǎng)往往受外界因素影響存在直流偏差、三相不平衡、諧波畸變等電能質(zhì)量問題，此時(shí)，為保證系統(tǒng)、設(shè)備的正常運(yùn)行，變流器應(yīng)可以高精度、快速的獲取基波電網(wǎng)電壓的幅值、相位、頻率等信息[2-4].

在電網(wǎng)工況正常時(shí)，基于同步參考標(biāo)系鎖相環(huán)技術(shù)(SRF-PLL)能夠使準(zhǔn)確地分離基波正負(fù)序分量，提取相位信息.但當(dāng)網(wǎng)側(cè)檢測(cè)信息中存在直流分量、諧波畸變、三相不平衡等干擾干擾信息時(shí)，傳統(tǒng)SRF-PLL因派克變換產(chǎn)生二倍頻負(fù)序分量使頻率和相角波動(dòng)，影響鎖相準(zhǔn)確性[5].

文獻(xiàn)[6]基于雙同步參考坐標(biāo)系的鎖相環(huán)(Decouple Double Ynchronous Reference Frame PLL，DDSRF-PLL)由正負(fù)序同步兩個(gè)同步轉(zhuǎn)速的同步旋轉(zhuǎn)坐標(biāo)系，可以抑制由于檢測(cè)信號(hào)三相不對(duì)稱導(dǎo)致的2倍頻振蕩影響，但其結(jié)構(gòu)較為復(fù)雜且抗諧波干擾能力較弱[7-8].

文獻(xiàn)[9]提出了一種雙廣義積分器的鎖相環(huán)(Dual Second Order Generalized Integrator PLL，DSOGI-PLL)，該鎖相環(huán)方利用SOGI的正交分離特性得到基波分量及其正交量進(jìn)行對(duì)稱分量計(jì)算，其有一定的諧波抑制能力，但其鎖相精度受直流量或某次諧波量過大的干擾[10].

文獻(xiàn)[11]提出了一種二階廣義積分器的改進(jìn)結(jié)構(gòu)，構(gòu)建求差節(jié)點(diǎn)消除直流量影響的同時(shí)在求差節(jié)點(diǎn)前加入低通濾波器環(huán)節(jié)濾除高次諧波.該結(jié)構(gòu)同時(shí)有抑制信號(hào)輸入量和高次諧波的能力，文獻(xiàn)[12]在此基礎(chǔ)上加入頻率自適應(yīng)環(huán)節(jié)，有很好的頻率跟蹤性能，但引入低通濾波器影響結(jié)構(gòu)鎖相速度，且無法消除低次諧波影響.

文獻(xiàn)[13]提出了一種多級(jí)聯(lián)二階廣義積分器(Multiple Second-Order Generalized Integrators，MSOGI)，通過并聯(lián)多個(gè)不同波次SOGI模塊的交叉前饋結(jié)構(gòu)，能有效的檢測(cè)出各次諧波分量、分離基波正序分量.但其結(jié)構(gòu)較為復(fù)雜[14].

文獻(xiàn)[15]提出了一種SOGI前置特定次諧波消除模塊改進(jìn)型鎖相環(huán)，文獻(xiàn)[16]將該鎖相環(huán)方法應(yīng)用于有源濾波器檢測(cè)環(huán)節(jié)中，其能有效的抑制檢測(cè)信號(hào)中畸變較大的特定次諧波，但系統(tǒng)存在直流量時(shí)會(huì)產(chǎn)生周期干擾影響鎖相精度.

本文通過在傳統(tǒng)的DSOGI-PLL上增加了特定次諧波及直流量濾除結(jié)構(gòu)，提出了一種新型的改進(jìn)鎖相環(huán).該方法在QSG前構(gòu)建了級(jí)聯(lián)諧波消除模塊抑制畸變諧波影響，同時(shí)優(yōu)化QSG結(jié)構(gòu)，使其可以消除信號(hào)中直流量，保留了傳統(tǒng)DSOGI-PLL良好特性，同時(shí)能有效的減小電網(wǎng)同步信號(hào)存在流偏置量、諧波畸變、三相不平衡對(duì)鎖相速度及準(zhǔn)確度的影響，提高了系統(tǒng)性能及適用性.

1 傳統(tǒng)DSOGI鎖相環(huán)

1.1 SRF-PLL正交輸入量分析

傳統(tǒng)DSOGI鎖相環(huán)結(jié)構(gòu)如圖1所示.

圖1 傳統(tǒng)DSOGI-PLL結(jié)構(gòu)圖

由圖1可知，DSOGI-PLL傳統(tǒng)結(jié)構(gòu)由正交發(fā)生器(QSG)、正、負(fù)序分量計(jì)算模塊(PNSC)和同步參考坐標(biāo)系鎖相環(huán)(SRF-PLL)三部分組成.將三相電網(wǎng)電壓信號(hào)分量轉(zhuǎn)化的兩相靜止坐標(biāo)系αβ分量分別正交分解，輸入PNSC計(jì)算得到正序電壓，再將其轉(zhuǎn)化為SRF-PLL需要的同步旋轉(zhuǎn)坐標(biāo)系輸入，完成閉環(huán)鎖相獲得幅值、相位等信息.

1.2 三序電壓分離原理

三相電壓正常時(shí)SRF-PLL有良好的鎖相性能，但當(dāng)輸入信號(hào)存在不平衡干擾量時(shí)在dq旋轉(zhuǎn)坐標(biāo)系中產(chǎn)生二倍頻分量.由傳統(tǒng)DSOGI鎖相環(huán)結(jié)構(gòu)可知，最終輸入SRF-PLL的αβ量將會(huì)影響整體鎖相精度，所以采取有效措施濾除干擾量是提升鎖相性能的重要措施.

分析不平衡電網(wǎng)信號(hào)的不對(duì)稱三相電壓常采用對(duì)稱分量法，可以得到三相坐標(biāo)軸下三相電網(wǎng)電壓的正、負(fù)序分量表示為

(1)

公式中：a=ej2π/3，uabc=[uaubuc]T.

將三相電壓正、負(fù)序分量通過坐標(biāo)軸變換轉(zhuǎn)化為兩相靜止坐標(biāo)系下的正、負(fù)序分量表示為

(2)

公式中：q=-ejπ/2，是一個(gè)90°移相運(yùn)算.

從上式可知，正負(fù)序分量的提取與輸入量關(guān)系密切，可將αβ信號(hào)偏移90°進(jìn)行正負(fù)序分量計(jì)算，將濾除干擾量后的正負(fù)序分量輸入SRF-PLL，可獲得較準(zhǔn)確的電網(wǎng)電壓同步信息.

1.3 SOGI-QSG原理分析

基于二階廣義積分的正交信號(hào)發(fā)生器(QSG)可以產(chǎn)生與輸入信號(hào)偏差90°的正交信號(hào)，且QSG有一定的濾除諧波干擾的能力.傳統(tǒng)的SOGI-QSG結(jié)構(gòu)如圖2所示.

圖2 傳統(tǒng)DSOGI-QSG結(jié)構(gòu)圖

SOGI輸出u′和qu′的傳遞函數(shù)分別表示為

(3)

(4)

公式中：ω為諧振頻率；k為系統(tǒng)增益.

當(dāng)輸入信號(hào)中存在直流分量時(shí)，設(shè)時(shí)域下直流量：u(t)=A0，頻域中可表示為

(5)

根據(jù)公式(3)與公式(5)分析，直流量u(t)輸出信號(hào)在頻域可表示為

(6)

將輸出信號(hào)u′(s)轉(zhuǎn)化為時(shí)域時(shí)可表示為

(7)

可以從公式(7)看出，當(dāng)輸入量為直流擾動(dòng)時(shí)，輸出量中為正弦輸出，不含直流量.

同理據(jù)公式(4)與公式(5)分析，正交輸出量qu1(s)頻域輸出可表示為

(8)

將輸出信號(hào)qu1(s)轉(zhuǎn)化為時(shí)域可表示為

(9)

可以從上式中明顯看出，當(dāng)輸入量中含有直流量時(shí)，經(jīng)正交分解后正交輸出量qu1(t)中存在直流分量.

2 SOGI-QSG優(yōu)化

上述分析可知，當(dāng)輸入信號(hào)中含有直流分量時(shí)，正交輸出信號(hào)qu′中仍然存在直流干擾量.為了克服SOGI-FLL無法處理直流分量的不足，在SOGI的基礎(chǔ)上引入求差節(jié)點(diǎn)對(duì)其改進(jìn)，改進(jìn)SOGI結(jié)構(gòu)如圖3所示.

圖3 改進(jìn)DSOGI-QSG結(jié)構(gòu)圖

可得優(yōu)化SOGI-QSG傳遞函數(shù)可表示為

(10)

(11)

同理分析改進(jìn)SOGI-PLL在增加求差節(jié)點(diǎn)后正交輸出qu″頻域中可表示為

(12)

將輸出信號(hào)qu″(s)化為時(shí)域可表示為

(13)

可以明顯看出優(yōu)化后正交信號(hào)qu″(t)中不包含直流分量，消除了直流量干擾.

3 級(jí)聯(lián)諧波濾除模塊

已知當(dāng)系統(tǒng)的基波頻率與QSG諧振頻率相等時(shí)可以無靜差鎖相.當(dāng)網(wǎng)側(cè)電壓信號(hào)中存在n次特定諧波輸入QSG時(shí)，可將輸入信號(hào)可表示為

(14)

QSG正交發(fā)生不改變公式(14)中的輸入信號(hào)中正負(fù)序分量的幅值和相位，但會(huì)使n次諧波量的幅值發(fā)生改變，可表示為

(15)

(16)

(17)

從公式(17)可以看出，經(jīng)數(shù)學(xué)運(yùn)算后u″α、u″β中消除了n次諧波分量，此時(shí)相位未發(fā)生偏移，但正負(fù)序幅值分別產(chǎn)生了相應(yīng)的倍數(shù)變化，使用前置濾波模塊濾除特定次諧波時(shí)需運(yùn)用相應(yīng)校正系數(shù)來使電壓幅值前后一致，校正系的計(jì)算式可表示為：

(18)

在傳統(tǒng)DSOGI-PLL的前級(jí)加入特定次諧波濾除模塊，消除特定次諧波干擾，改進(jìn)DSOGI-PLL整體結(jié)構(gòu)如圖4所示.

圖4 改進(jìn)DSOGI-PLL整體結(jié)構(gòu)圖

4 仿真試驗(yàn)

為了驗(yàn)證本文所提出的改進(jìn)鎖相環(huán)在復(fù)雜電網(wǎng)情況下鎖相性能的有效性，使用Matlab/simulink仿真工具，針對(duì)存在直流量偏置、多次諧波畸變和電網(wǎng)電壓信號(hào)三相不對(duì)稱的問題分別進(jìn)行仿真試驗(yàn)，并考慮多種問題同時(shí)存在時(shí)的情況進(jìn)行仿真研究.

4.1 電壓信號(hào)存在直流量偏置

為了驗(yàn)證本文提改進(jìn)鎖相環(huán)方法在壓信號(hào)存在偏差量時(shí)時(shí)提取電壓幅值和基波頻率的性能，在t=0.4 s時(shí)a相加入幅值電壓10%的直流量、b相加入幅值電壓-5%的直流量，電網(wǎng)信息檢測(cè)信號(hào)波形如圖5所示.

圖5 存在直流量仿真條件下電網(wǎng)電壓波形圖

電壓信號(hào)存在直流分量條件下改進(jìn)SOGI-PLL(a)與級(jí)聯(lián)諧波消除SOGI-PLL(b)及傳統(tǒng)SOGI-PLL(c)基波頻率及D軸電壓仿真結(jié)果如圖6所示.

圖6 存在直流量時(shí)各鎖相環(huán)基波頻率

由圖6(a)及圖6(b)對(duì)比可以看出，在電壓信號(hào)存在直流量時(shí)，級(jí)聯(lián)諧波消除SOGI-PLL(b)及傳統(tǒng)DSOGI-PLL(c)輸出含諧波擾動(dòng)，改進(jìn)SOGI-PLL(a)可以很好的濾除直流干擾，頻率和電壓穩(wěn)定情況較好.

4.2 電壓信號(hào)存在諧波畸變

為了驗(yàn)證本文提改進(jìn)鎖相環(huán)方法在電壓信號(hào)存在諧波畸變時(shí)提取電壓幅值和基波頻率的性能，在t=0.4 s時(shí)發(fā)生諧波畸變，即疊加加15%5次諧波、10%7次諧波以及5%11次諧波，電網(wǎng)信息檢測(cè)信號(hào)波形如圖7所示.

圖7 存在諧波畸變仿真條件下電網(wǎng)電壓波形圖

電壓信號(hào)存在諧波畸變條件下改進(jìn)SOGI-PLL(a)與級(jí)聯(lián)諧波消除SOGI-PLL(b)及傳統(tǒng)SOGI-PLL(c)基波頻率及D軸電壓仿真結(jié)果如圖8所示.

圖8 存在諧波畸變時(shí)各鎖相環(huán)基波頻率

由圖8(a)及圖8(b)對(duì)比可以看出，在電壓信號(hào)存在諧波干擾時(shí)，級(jí)聯(lián)諧波消除SOGI-PLL(b)反應(yīng)速度較慢，傳統(tǒng)DSOGI-PLL(c)輸出含諧波擾動(dòng)，改進(jìn)SOGI-PLL(a)可以很好的濾除諧波畸變干擾.頻率和電壓穩(wěn)定情況較好.

4.3 電壓信號(hào)發(fā)生三相不平衡

為了驗(yàn)證本文提改進(jìn)鎖相環(huán)方法在電壓信號(hào)三相不平衡時(shí)提取電壓幅值和基波頻率的性能，在t=0.4 s時(shí)發(fā)生三相不平衡，即a相跌落5%，b相跌落2.5%，c相跌落1%.電網(wǎng)信息檢測(cè)信號(hào)波形如圖9所示.

圖9 存在諧波畸變仿真條件下電網(wǎng)電壓波形圖

電壓信號(hào)三相不平衡條件下改進(jìn)SOGI-PLL(a)與級(jí)聯(lián)諧波消除SOGI-PLL(b)及傳統(tǒng)SOGI-PLL(c)基波頻率及D軸電壓仿真結(jié)果如圖10所示.

圖10 存在諧波畸變時(shí)各鎖相環(huán)基波頻率

4.4 電壓信號(hào)多種條件復(fù)雜情況

為了驗(yàn)證本文提改進(jìn)鎖相環(huán)方法在電壓信號(hào)復(fù)雜情況時(shí)提取電壓幅值和基波頻率的性能，在t=0.4 s時(shí)a相加入幅值電壓10%的直流量、b相加入幅值電壓-5%的直流量；t=0.44 s時(shí)發(fā)生諧波畸變，即疊加15%的5次諧波、10%的7次諧波以及5%的11次諧波；在t=0.48 s時(shí)發(fā)生三相不平衡，即a相跌落5%，b相跌落2.5%，c相跌落1%.電網(wǎng)信息檢測(cè)信號(hào)波形如圖11所示.

圖11 復(fù)雜仿真條件下電網(wǎng)電壓波形圖

電壓信號(hào)復(fù)雜情況條件下改進(jìn)SOGI-PLL(a)與級(jí)聯(lián)諧波消除SOGI-PLL(b)及傳統(tǒng)SOGI-PLL(c)鎖相基波頻率及D軸電壓仿真結(jié)果如圖12所示.

圖12 復(fù)雜時(shí)各鎖相環(huán)基波頻率

由圖12(a)及圖12(b)可以看出，電壓信號(hào)復(fù)雜情況時(shí)，級(jí)聯(lián)諧波消除SOGI-PLL(b)受干擾波動(dòng)幅值較大，受直流量干擾只改變幅值，濾除諧波影響基本無畸變；傳統(tǒng)DSOGI-PLL(c)波動(dòng)幅值稍小，但受干擾量的種類較多，不再為正弦量，改進(jìn)SOGI-PLL(a)在受到綜合干擾時(shí)有很好的頻率鎖定能力.

5 結(jié) 論

本文提出了一種改進(jìn)鎖相環(huán)結(jié)構(gòu).在傳統(tǒng)的DSOGI-PLL基礎(chǔ)上，針對(duì)電網(wǎng)電壓信號(hào)中存在直流分量及多次諧波畸變的情況，在SOGI結(jié)構(gòu)增加了求差節(jié)點(diǎn)及前置諧波濾除級(jí)聯(lián)模塊，該結(jié)構(gòu)可以有效的抑制直流分量和消除諧波分量對(duì)正負(fù)序信號(hào)提取的影響.

改進(jìn)的鎖相環(huán)結(jié)構(gòu)繼承了傳統(tǒng)DSOGI-PLL的優(yōu)點(diǎn)，且相較于傳統(tǒng)的DSOGI-PLL，在電網(wǎng)電壓三相不平衡，有直流分量及諧波畸變干擾的情況下，可以更準(zhǔn)確、更穩(wěn)定的測(cè)量出基波正序電壓信號(hào).仿真結(jié)果對(duì)比可以看出，改進(jìn)DSOGI-PLL在網(wǎng)側(cè)信息復(fù)雜時(shí)有更好的干擾抑制能力，有較好的鎖相穩(wěn)定性.