納米集成電路制造中的CMP

王海明

(中國電子科技集團(tuán)公司第四十五研究所，北京100176)

自從1988年IBM公司將化學(xué)機(jī)械拋光技術(shù)(CMP)應(yīng)用于4M DRAM芯片的制造，集成電路制造工藝就逐漸對(duì)CMP技術(shù)產(chǎn)生了越來越強(qiáng)烈的依賴。之所以如此，主要是由于器件特征尺寸（CD）微細(xì)化，以及技術(shù)升級(jí)引入的多層布線和一些新型材料的出現(xiàn)。特別是進(jìn)入0.25 μm節(jié)點(diǎn)后的Al布線和進(jìn)入0.13 μm節(jié)點(diǎn)后的Cu布線，CMP技術(shù)的重要性更顯突出。

進(jìn)入90～65 nm節(jié)點(diǎn)后，銅互連技術(shù)和低k介質(zhì)的采用，CMP的研磨對(duì)象主要是銅互連層、層間絕緣膜和淺溝槽隔離（STI)。從45 nm開始，邏輯器件的晶體管中引入高k金屬柵結(jié)構(gòu)（HKMG），因而同時(shí)引入了兩個(gè)關(guān)鍵的平坦化應(yīng)用，即虛擬柵開口CMP工藝和替代金屬柵CMP工藝。到了32 nm和22 nm節(jié)點(diǎn)，銅互連低k介質(zhì)集成的CMP工藝技術(shù)支持32 nm和22 nm器件的量產(chǎn)。在22 nm開始出現(xiàn)的FinFET晶體管添加了虛擬柵平坦化工藝，這是實(shí)現(xiàn)后續(xù)3D結(jié)構(gòu)刻蝕的關(guān)鍵技術(shù)。先進(jìn)的DRAM存儲(chǔ)器件在凹槽刻蝕形成埋柵結(jié)構(gòu)前采用了柵金屬平坦化工藝。引入高遷移率溝道材料（如用于nFET的III-V材料和用于pFET的鍺）后，需要結(jié)合大馬士革類型的工藝，背面拋光這些新材料。另外，CMP也在PCRAM技術(shù)中擔(dān)當(dāng)起了GST CMP的重任。總之，諸如此類層出不窮，CMP在納米集成電路制造中的作用至關(guān)重要。

1　CMP在納米集成電路制造中的具體應(yīng)用

1.1　淺槽隔離拋光

淺槽隔離（STI）拋光是較早被采用的CMP工藝，也是CMP在芯片制造中最基本的應(yīng)用。納米集成電路芯片制程中，STI CMP工藝要求磨掉氮化硅（Si3N4）層上的氧化硅（SiO2），同時(shí)又要盡可能地減少溝槽中氧化硅的凹陷。進(jìn)入45 nm及以下節(jié)點(diǎn)后，為了填充越來越窄小的溝槽，LPCVD被采用，其形成的氧化硅薄膜具有更厚的覆蓋層，這無疑加大了CMP的研磨量。隨著CMP研磨液的發(fā)展，一種高選擇比（大于30）的研磨液采用氧化鈰（CeO2）作為研磨顆粒。這樣，以氮化硅（Si3N4）為拋光終止層的直接拋光（Direct STI CMP）成為現(xiàn)實(shí)。直至今日，采用氧化鈰研磨液的拋光工藝依然是STI CMP的主流方法，如圖1所示。

圖1　STI直接拋光工藝過程

氧化鈰研磨液的特殊之處就在于它不同于以機(jī)械作用為主導(dǎo)的氧化硅研磨拋光，而它是以化學(xué)作用為主導(dǎo)以機(jī)械作用為輔助的，因此具有如下特點(diǎn)：

（1）平坦化效率高，尤其對(duì)初始研磨的凸面，效率尤為突出；

（2）對(duì)氮化硅具有較高的選擇比，實(shí)際工藝中可用氮化硅作為自動(dòng)終止層；

（3）有效地保護(hù)了溝槽密集區(qū)表面，最大限度地減低了不同圖形密度區(qū)域的膜厚差。

1.2　銅的研磨與拋光

Cu CMP工藝產(chǎn)生于21世紀(jì)初130 nm節(jié)點(diǎn)及其之后，一直沿用到納米集成電路28～22 nm節(jié)點(diǎn)。

當(dāng)前的Cu CMP工藝通常分為三步：首先用銅研磨液（Slurry）來磨去晶圓上銅布線層表面的大部分多余的銅料；第二步，繼續(xù)用銅研磨液低速精磨與阻擋層接觸的銅，同時(shí)通過終點(diǎn)檢測(cè)技術(shù)控制研磨終止于阻擋層上；第三步，則用阻擋層研磨液磨除阻擋層及少量的介質(zhì)氧化物，并進(jìn)行CMP后去離子水清洗（如圖2所示）。

圖2　典型的雙大馬士革工藝

銅研磨液主要由腐蝕劑、成膜劑和納米磨料組成。腐蝕劑用來腐蝕溶解銅表面，成膜劑用于形成銅表面的鈍化膜，鈍化膜的形成可以保護(hù)腐蝕劑的進(jìn)一步腐蝕，并可有效地降低金屬表面硬度。其中的納米磨料通常是氧化鋁(Al2O3)或氧化硅（SiO2），氧化劑是雙氧水（H2O2），同時(shí)含有抗腐蝕抑制劑及其它添加劑。磨料的作用則是磨除凸處表面的鈍化膜而露出銅層，使腐蝕劑能繼續(xù)溶解，而凹處則被鈍化膜保護(hù)而不被溶解。通過研磨液反復(fù)地溶解、鈍化、磨除的過程實(shí)現(xiàn)銅的全局平坦化。

對(duì)于阻擋層的拋光，需要高性能的研磨液，其中的研磨顆粒為氧化硅（SiO2），氧化劑也為雙氧水（H2O2），同樣含有抗腐蝕抑制劑等。在阻擋層拋光中，涉及銅材、阻擋層的Ta/TaN材料和氧化硅介質(zhì)層。先進(jìn)工藝中還會(huì)涉及帽封層（TEOS TiN）和低k材料。

實(shí)際工藝制程中，當(dāng)研磨中的機(jī)械作用占優(yōu)勢(shì)時(shí)金屬殘余的去除能力較強(qiáng)，銅腐蝕類缺陷較少，但是對(duì)過度拋光的容忍度較差，工藝窗口較小。反之，當(dāng)研磨液中的化學(xué)作用占優(yōu)勢(shì)時(shí)，劃痕類缺陷較少，容忍過度拋光的工藝窗口較大，但是金屬殘余的去除能力較差，銅腐蝕類缺陷較多?？梢?，Cu CMP工藝的關(guān)鍵是找到機(jī)械作用與化學(xué)作用的最佳平衡點(diǎn)。

問題及挑戰(zhàn)：

（1）在先進(jìn)工藝中，微小的銅線厚度變化都會(huì)引起阻容值的很大變化。如何在研磨拋光中降低電阻值的波動(dòng)是首要的挑戰(zhàn)。

（2）具有自動(dòng)停止（Self-stop）功能的研磨液是近年來CMP技術(shù)發(fā)展趨勢(shì)之一。終點(diǎn)檢測(cè)技術(shù)更顯得極為重要。

（3）隨著器件特征尺寸的不斷縮小和金屬線數(shù)量的增多，不得不采用低k材料做介質(zhì)，這種介質(zhì)材料由高k變低k的變化也給CMP帶來新的挑戰(zhàn)。

由于低k材料的多孔結(jié)構(gòu)和低硬度的特點(diǎn)，拋光中易發(fā)生斷裂甚至?xí)霈F(xiàn)剝離，這就不得不降低拋光壓力。45 nm節(jié)點(diǎn)以下的CMP技術(shù)中，拋光壓力要求在10 kPa以下。在拋光后清洗工藝處理中，k值發(fā)生變化的問題也引起了高度重視。

1.3　高k金屬柵的拋光

在32 nm及以下節(jié)點(diǎn)工藝中，高k金屬柵的“柵后方法”是形成高k金屬柵的主流方法之一，其中CMP擔(dān)當(dāng)著富有挑戰(zhàn)性角色?！皷藕蠓椒ā惫に嚵鞒讨械腃MP，第一次是ILD CMP，用以研磨開多晶門；第二次是Al CMP，用以拋光鋁金屬。多晶門的制程涉及材料種類較多，同時(shí)要研磨氧化硅、氮化硅及多晶硅。

CMP過程及研磨液的選擇：

第一步采用硅膠研磨液，其中的氧化硅顆粒去除大部分SiO2層，留下100～200 nm的氧化硅層在多晶硅門上；

第二步，采用氧化鈰研磨液或固定研磨液，類似于STI CMP，研磨拋光終止在Si3N4層上；

第三步，采用硅膠研磨液，去除Si3N4，研磨拋光終止在多晶硅門上，這就是最富于挑戰(zhàn)性的一步（如圖3所示）。

圖3　用“柵后方法”經(jīng)CMP形成高k金屬柵

隨著HKMG后柵極方案的引入，常規(guī)的ILD1 CMP從單一材料氧化物止于薄膜去除轉(zhuǎn)變?yōu)槎嗖牧先コに嚕a(chǎn)生了虛擬多晶硅柵結(jié)構(gòu)的開口。實(shí)時(shí)剖面控制（RTPC）技術(shù)提供了終點(diǎn)和晶圓內(nèi)均勻性控制。系統(tǒng)把寬帶光技術(shù)與對(duì)多區(qū)拋光頭的實(shí)時(shí)反饋相結(jié)合，獲得所需的中心到邊緣的晶圓均勻性控制。RTPC一般使壓力調(diào)節(jié)貫穿拋光循環(huán)的始終。依據(jù)與整個(gè)晶圓上的去除速率和薄膜厚度有關(guān)的專有模型及算法決定所需的壓力變化。

HKMG制造中需要的第二步CMP是金屬柵工藝，其中虛擬多晶硅柵材料用鋁替代。CMP可實(shí)現(xiàn)大馬士革工藝的技術(shù)，該工藝中淀積的金屬全部是背面拋光，以隔離各個(gè)晶體管柵極。

薄膜平坦化及背面拋光把表面金屬和阻擋層材料從場(chǎng)氧化物區(qū)域除去，留下在溝槽中填充的金屬鋁。從器件觀點(diǎn)看，鋁CMP在柵上終止，確定了柵的高度。因此，為了厚度與均勻性，需要在芯片內(nèi)、晶圓內(nèi)、晶圓-晶圓間嚴(yán)格控制工藝的變化。拋光工藝不應(yīng)在場(chǎng)氧化物上留下鋁殘留物，也必須選擇使場(chǎng)氧化物的損失最小。它也必須完全去除場(chǎng)中的功函數(shù)和阻擋層材料，同時(shí)使因芯片內(nèi)的凹陷和腐蝕產(chǎn)生的表面形貌變化小。

實(shí)時(shí)剖面控制（RTPC）能用來支配刻蝕旋轉(zhuǎn)壓盤處的拋光工藝。RTPC系統(tǒng)包括渦流敏感元件、多區(qū)拋光頭和軟件控制模型。RTPC系統(tǒng)與ISPC系統(tǒng)類似，不同處是，它采用渦流敏感元件測(cè)量金屬薄膜的厚度，而不是ISPC對(duì)于透明薄膜使用的光學(xué)系統(tǒng)。基于渦流的RTPC敏感元件能進(jìn)行金屬薄膜（例如，鋁、銅和鎢）的原位測(cè)量，測(cè)量以毫米尺度從300 mm晶圓上薄膜的中心到邊緣進(jìn)行。拋光過程中，RTPC模型實(shí)時(shí)分析金屬厚度剖面，確定偏離希望（目標(biāo)）剖面的區(qū)域。然后，模型對(duì)拋光菜單參數(shù)產(chǎn)生增量修正，給拋光系統(tǒng)提供這些變數(shù)，以校正剖面誤差。

1.4　GST的CMP工藝

GST是一種用于PCRAM中的存儲(chǔ)介質(zhì)，為硫系化合物的相變薄膜材料。

GST相變薄膜的圖形化可用兩種方式形成：

（1）刻蝕法。先用物理或化學(xué)沉積的方法沉積GST層，再經(jīng)光刻、刻蝕形成圖案。主要用于90 nm以上較大尺寸的集成電路制程中。

（2）CMP法是近期興起的。首先形成尺寸較小的鎢互連，化學(xué)沉積介電層SiO2，經(jīng)光刻與刻蝕形成孔洞，再用物理或化學(xué)沉積方法沉積GST層。通過CMP去除孔洞外面的GST，從而形成GST和鎢的互連。該方法有很好的自對(duì)準(zhǔn)性，適合90 nm以下較小尺寸的集成電路制程。

缺陷及挑戰(zhàn)：

（1）研磨殘留。參與氧化的G、S、T研磨后的殘留物為金屬屑，可能重新粘到GST層，導(dǎo)致短路失效。

（2）介電層損失。研磨中產(chǎn)生的副產(chǎn)物，即Ge、Sb、Te的氧化物也會(huì)成為研磨粒子，對(duì)介電層產(chǎn)生研磨作用，從而導(dǎo)致介電層損失。

研磨液的研制是現(xiàn)階段GST CMP技術(shù)開發(fā)的重要方面之一。關(guān)鍵在于如何通過研磨液的改進(jìn)而加速Ge、Sb、Te的氧化，從而解決金屬殘留問題。

1.5　FinFET晶體管的虛擬柵CMP

從平面CMOS晶體管設(shè)計(jì)轉(zhuǎn)變?yōu)镕inFET晶體管，在虛擬柵多晶硅薄膜中產(chǎn)生了新的CMP工藝。平面晶體管中，淀積的多晶硅薄膜有平坦的表面形貌，不需要CMP，但在FinFET設(shè)計(jì)中，同樣的淀積薄膜的表面形貌不平整，必須在柵刻蝕前平坦化。這種不平整形貌是因前面形成硅鰭的工藝引起的。此時(shí)，STI氧化物薄膜的凹槽給隨后的多晶硅薄膜淀積創(chuàng)建了底層形貌。

CMP應(yīng)用的主要價(jià)值在于產(chǎn)生滿足光刻成像焦深和分辨率的平坦基準(zhǔn)平面，能實(shí)現(xiàn)極其重要的光刻曝光和柵堆疊刻蝕。由于其在晶體管柵上停止，控制了柵的高度。過拋光會(huì)使柵太短，欠拋光則會(huì)使柵太高，這會(huì)影響字線的電流攜帶能力。因此，無論是晶圓中還是晶圓與晶圓間，拋光后的柵高度必須嚴(yán)格控制在小于5 nm內(nèi)（如圖4所示）。

圖4　采用PN節(jié)隔離的體硅FinFET器件工藝流程

RTPC非常適合多晶硅CMP的終點(diǎn)和剖面控制，由于薄膜的折射率高，多晶硅去除會(huì)引起強(qiáng)的信號(hào)變化。ISPC終點(diǎn)檢測(cè)系統(tǒng)對(duì)于無圖形多晶硅去除總量100 nm時(shí)能達(dá)到1 nm的WTW。用Reflexion LK拋光機(jī)、稀霧化二氧化硅研磨液和“硬”聚氨基甲酸脂拋光墊進(jìn)行拋光。

1.6　埋入字線DRAM存儲(chǔ)器的柵CMP

目前，DRAM產(chǎn)業(yè)已開始向埋入字線(BWL)晶體管轉(zhuǎn)移以獲得如下好處：減少(在位線和字線二方)寄生電容、芯片尺寸更小、功耗低。CMP是BWL晶體管制造中凹槽刻蝕工藝前實(shí)現(xiàn)金屬柵薄膜平坦化的技術(shù)。

鎢或氮化鈦薄膜是柵的首選材料。硅溝槽內(nèi)間隙填充工藝后表面形貌均勻性較差。通過CMP提高表面均勻性對(duì)于實(shí)現(xiàn)后面刻蝕工藝至關(guān)重要的。例如：溝槽中埋層金屬柵的最終高度的一致性就取決于CMP平坦化表面的均勻性和CMP后薄膜厚度。

1.7　高遷移率溝道材料未來的CMP應(yīng)用

量子阱場(chǎng)效應(yīng)晶體管（QWFET）被認(rèn)為是極有希望的下一代替代晶體管。這些晶體管能實(shí)現(xiàn)極低電源電壓下的高速性能，有希望進(jìn)入超低功率的新時(shí)代。

QWFET采用高遷移率材料作為晶體管溝道中硅的替代品。III-V族材料因其特別高的電子遷移率被用于n型溝道場(chǎng)效應(yīng)管（nFET），鍺因其比硅的空穴遷移率高被用于p型溝道場(chǎng)效應(yīng)管（pFET）。CMP成為實(shí)現(xiàn)這些新材料異質(zhì)集成到硅襯底上的理想技術(shù)。

pFET制造中，用STI工藝形成有源硅區(qū)域?qū)崿F(xiàn)該位置（替代溝槽）中鍺外延生長(zhǎng)的刻蝕凹槽。溝槽外過度生長(zhǎng)的鍺必須用CMP除去，保持平坦的參考平面并確定圖形。類似的方案對(duì)于在nFET區(qū)域中生長(zhǎng)III-V族材料也是可行的。

對(duì)于這種CMP應(yīng)用的要求是：拋光的化學(xué)材料開發(fā)、氧化物上終止選擇性研磨液性能、拋光后清洗化學(xué)材料、防止過拋光和欠拋光的精確終點(diǎn)控制能力、特別低的缺陷率。此應(yīng)用是在晶體管柵堆疊一級(jí)，需要前面強(qiáng)調(diào)的嚴(yán)格工藝控制，可以用原位臺(tái)面終點(diǎn)技術(shù)和多區(qū)拋光技術(shù)實(shí)現(xiàn)。

2　結(jié)論（問題與分析）

2.1 CMP在納米IC制程中的關(guān)鍵作用

CMP在延續(xù)摩爾定律方面起著重要作用。CMP除了實(shí)現(xiàn)傳統(tǒng)的淺槽隔離、銅互連等研磨拋光工藝外，還在HKMG先進(jìn)晶體管制造、FinFET、局部連接的先進(jìn)觸點(diǎn)、先進(jìn)邏輯器件中的高遷移率溝道材料、先進(jìn)DRAM中的BWL結(jié)構(gòu)中起著重要作用。在晶體管制造中，CMP必須滿足厚度與均勻性要求，這些要求比以前加于CMP應(yīng)用的要求更加嚴(yán)格。因此，在旋轉(zhuǎn)壓盤一級(jí)提供實(shí)時(shí)監(jiān)控的工藝控制技術(shù)（包括FullVision、ISPC和RTPC）在未來比過去任何時(shí)候起的作用都重要得多。

2.2 CMP今后的發(fā)展趨勢(shì)

當(dāng)今IC芯片制造工藝已進(jìn)展到7 nm節(jié)點(diǎn)，CMP設(shè)備已隨之發(fā)展成為日臻完善的超精密系統(tǒng)。研磨頭從單一腔體到多個(gè)氣路控制單元，研磨盤也有多種改進(jìn)結(jié)構(gòu)；研磨頭、研磨盤的旋轉(zhuǎn)速度精密可控，研磨頭下壓力精密可調(diào)；各種終點(diǎn)檢測(cè)儀器和諧匹配精準(zhǔn)可靠，研磨液流量可隨機(jī)精密調(diào)控；研磨墊的基材和硬度，表面溝槽結(jié)構(gòu)等更是五花八門。綜上所述，CMP的機(jī)電硬件系統(tǒng)功能已達(dá)到應(yīng)有盡有、無以復(fù)加的地步，工藝軟件包更是功能齊全。那么CMP的發(fā)展方向何在呢？大量實(shí)際工藝應(yīng)用和晶體管結(jié)構(gòu)的創(chuàng)新改進(jìn)及持續(xù)遇到的缺陷問題及挑戰(zhàn)，幾乎全部集中到CMP的化學(xué)作用方面，即對(duì)應(yīng)各種工藝要求的研磨液（slurry）開發(fā)。

在CMP耗材方面，研磨液不僅要有去除材料的能力，還要保證能夠適時(shí)恰當(dāng)?shù)耐Ａ粼谒蟮谋∧由?。?duì)于某些新材料，如低k材料，其親水性差，親油性強(qiáng)，多孔性和脆性等特點(diǎn)更要求研磨液的性能要足夠溫和，否則會(huì)造成材料的垮塌和剝離。因此，如何去除線寬減小和低k材料帶來的新缺陷，如何在減低研磨壓力的情況下提高生產(chǎn)率等也是研發(fā)的重點(diǎn)；拋光墊修整器主要用于拋光墊形貌修整，其中金剛石顆粒粒度、密度、排列方式特別關(guān)鍵，避免金剛石顆粒脫落是要害。

在CMP設(shè)備方面，由于HKMG及FinFET結(jié)構(gòu)的薄膜厚度向10 nm以下發(fā)展，對(duì)CMP設(shè)備的精度及控制提出了更高的要求。CMP工藝相當(dāng)復(fù)雜，其發(fā)展速度一直處于IC制造工藝的前沿。新材料包括了摻雜氧化物、稀有金屬、聚合物、高k/低k材料以及III-V族半導(dǎo)體材料等，所有這些新興技術(shù)都是擺在CMP面前亟待解決的課題。也正因?yàn)槿绱?，CMP在半導(dǎo)體整個(gè)制造流程中的重要性不言而喻。

2.3　研發(fā)并掌握CMP的核心技術(shù)意義重大

作為集成電路芯片制造設(shè)備之一的CMP系統(tǒng)，在0.25 μm技術(shù)節(jié)點(diǎn)時(shí)為解決光刻工藝無法獲得清晰圖案的問題，而引入了集成電路制造，這本身就是一種從無到有的巨大進(jìn)步！隨著集成電路工藝節(jié)點(diǎn)的迅速微細(xì)化到7 nm的納米級(jí)集成電路時(shí)代，CMP技術(shù)也是成就納米芯片的功臣之一。它已真正成長(zhǎng)為納米集成電路芯片缺它而不可的地步?？梢哉f，“沒有CMP就沒有今天的納米集成電路”！

綜上所述，CMP技術(shù)可用于各種高性能和特殊用途的集成電路制造，且應(yīng)用領(lǐng)域日益擴(kuò)展，已成為最重要的超精細(xì)表面全局平面化技術(shù)，也是國際競(jìng)爭(zhēng)的關(guān)鍵技術(shù)，其增長(zhǎng)勢(shì)頭和發(fā)展前景非?？捎^。深入研究和開發(fā)并掌握CMP的核心技術(shù)，并形成擁有自主知識(shí)產(chǎn)權(quán)的材料和工藝，將促進(jìn)我國IC產(chǎn)業(yè)的良性發(fā)展，提高我國在這一方面的技術(shù)水平，同時(shí)也將會(huì)帶來巨大的經(jīng)濟(jì)和社會(huì)效益。

參考文獻(xiàn)：

[1]張汝京.納米集成電路制造工藝[M].北京：清華大學(xué)出版社，2014.

[2]Sidney Huey，Balaji Chandrasekaran.先進(jìn) CMOS器件集成的CMP工藝控制[R]，互聯(lián)網(wǎng)：Rivalry 2017-11-21.

[3]宋曉嵐，李宇煙，江楠，等，化學(xué)機(jī)械拋光技術(shù)研究進(jìn)展[J].化工進(jìn)展，2008，27（1）：26-31.