局域無(wú)線時(shí)間比對(duì)系統(tǒng)中硬件零延遲的實(shí)現(xiàn)

李會(huì)錦，劉音華,3，李孝輝,3

局域無(wú)線時(shí)間比對(duì)系統(tǒng)中硬件零延遲的實(shí)現(xiàn)

李會(huì)錦1,2，劉音華1,2,3，李孝輝1,2,3

（1. 中國(guó)科學(xué)院 國(guó)家授時(shí)中心，西安 710600；2. 中國(guó)科學(xué)院大學(xué) 電子電氣與通信工程學(xué)院，北京 101408；3. 中國(guó)科學(xué)院 時(shí)間頻率基準(zhǔn)重點(diǎn)實(shí)驗(yàn)室，西安 710600）

當(dāng)前，越來(lái)越多的行業(yè)要求時(shí)間比對(duì)的精度達(dá)到納秒量級(jí)。局域無(wú)線時(shí)間比對(duì)系統(tǒng)采用雙向偽碼測(cè)距原理，兩地面站互發(fā)互收測(cè)距信號(hào)，通過(guò)解析偽距得出鐘差，理論上可以實(shí)現(xiàn)納秒量級(jí)的時(shí)間比對(duì)。但是，該系統(tǒng)在對(duì)接收信號(hào)進(jìn)行采樣時(shí)，如果FPGA的工作時(shí)鐘信號(hào)和本地1PPS相位不固定，將導(dǎo)致對(duì)本地1PPS采樣存在一個(gè)工作時(shí)鐘的不確定性，不滿足納秒級(jí)的時(shí)間比對(duì)需求。基于此，本文在局域無(wú)線時(shí)間比對(duì)系統(tǒng)的實(shí)現(xiàn)中提出一種基于AD9520的相位零延遲方法。不同強(qiáng)度信號(hào)下的開(kāi)關(guān)機(jī)實(shí)驗(yàn)結(jié)果表明：采用零延遲方法，可以消除相位不固定帶來(lái)的影響，使開(kāi)關(guān)機(jī)帶來(lái)的時(shí)延變化量保持在0.05ns以?xún)?nèi)，實(shí)現(xiàn)開(kāi)關(guān)機(jī)硬件時(shí)延一致性。

時(shí)間比對(duì)；零延遲；雙向測(cè)距原理；相位固定；AD9520

0 引言

時(shí)間是當(dāng)今測(cè)量準(zhǔn)確度最高、應(yīng)用最廣泛、能夠?qū)崿F(xiàn)全球高精度傳遞的基本物理量[1]。時(shí)間比對(duì)技術(shù)的應(yīng)用已經(jīng)滲入到許多國(guó)計(jì)民生的重要領(lǐng)域，很多領(lǐng)域都對(duì)時(shí)間比對(duì)的精度提出越來(lái)越高的要求。例如5G通信、衛(wèi)星導(dǎo)航定位和深空探測(cè)等諸多領(lǐng)域，要求時(shí)間比對(duì)的精度達(dá)到納秒量級(jí)[2]。常用的高精度無(wú)線時(shí)間比對(duì)技術(shù)有三種，包括衛(wèi)星單向時(shí)間比對(duì)、衛(wèi)星共視法和衛(wèi)星雙向時(shí)間比對(duì)技術(shù)。衛(wèi)星單向時(shí)間比對(duì)的精度與接收機(jī)天線坐標(biāo)誤差、衛(wèi)星軌道誤差、觀測(cè)站坐標(biāo)誤差等因素有關(guān)，精度約為20 ns左右，不能滿足納秒量級(jí)的時(shí)間比對(duì)[3-4]。衛(wèi)星共視法消除了衛(wèi)星鐘的影響以及大部分路徑延遲的影響，時(shí)間比對(duì)精度約為5 ns，但是這種方法要求進(jìn)行比對(duì)的雙方要接收同一顆導(dǎo)航衛(wèi)星信號(hào)，存在一定的局限性[5-6]。衛(wèi)星雙向法因其傳播路徑具有對(duì)稱(chēng)性，傳播路徑延遲幾乎可以完全抵消，提高了時(shí)間比對(duì)精度[7]。但是設(shè)備較為復(fù)雜，成本高，也不適用于短距離的無(wú)線時(shí)間比對(duì)。

本文研究的無(wú)線雙向時(shí)間比對(duì)系統(tǒng)利用微波通信，在地面的兩終端通過(guò)互相發(fā)送測(cè)距信號(hào)的方式進(jìn)行時(shí)間比對(duì)，由于兩終端的傳播路徑完全相同，可以抵消傳播時(shí)延，提高了時(shí)間比對(duì)精度，同時(shí)也具備便捷性和靈活性。

無(wú)線雙向時(shí)間比對(duì)系統(tǒng)是通過(guò)FPGA的工作時(shí)鐘110 MHz對(duì)本地1 PPS進(jìn)行采樣，當(dāng)采樣到1 PPS后，開(kāi)始發(fā)射測(cè)距信號(hào)。這就要求110 MHz與1 PPS相位固定，但是在實(shí)際系統(tǒng)中，F(xiàn)PGA工作時(shí)鐘是由外部輸入?yún)⒖紩r(shí)鐘10 MHz經(jīng)過(guò)倍頻產(chǎn)生的。由于倍頻信號(hào)經(jīng)過(guò)電路傳遞后往往具有非固定的相位延遲[8]。如果不設(shè)法消除延遲的影響，110 MHz和1 PPS采樣關(guān)系將會(huì)超前或滯后一個(gè)時(shí)鐘周期，對(duì)后續(xù)時(shí)間比對(duì)的結(jié)果帶來(lái)誤差。

本文研究了基于偽碼測(cè)距原理的無(wú)線雙向時(shí)間比對(duì)方法，分析了雙向時(shí)間比對(duì)原理和相位固定原理，提出了零延遲的方法，可以實(shí)現(xiàn)硬件時(shí)延一致性，并進(jìn)行開(kāi)關(guān)機(jī)實(shí)驗(yàn)，對(duì)局域無(wú)線時(shí)間比對(duì)系統(tǒng)的時(shí)延變化量進(jìn)行分析比較。

1 局域無(wú)線雙向時(shí)間比對(duì)系統(tǒng)及原理

局域無(wú)線雙向時(shí)間比對(duì)系統(tǒng)的兩終端之間互發(fā)互收測(cè)距信號(hào)，抵消傳播路徑時(shí)延，從而實(shí)現(xiàn)納秒級(jí)時(shí)間比對(duì)[9-10]。該系統(tǒng)主要分為三個(gè)模塊：無(wú)線發(fā)射模塊、無(wú)線接收模塊、數(shù)據(jù)處理模塊。無(wú)線發(fā)射模塊主要實(shí)現(xiàn)數(shù)據(jù)的組幀、擴(kuò)頻、調(diào)制、數(shù)模轉(zhuǎn)換，通過(guò)上變頻以及功放模塊后由天線發(fā)射出去[11-13]。無(wú)線接收模塊主要實(shí)現(xiàn)對(duì)射頻前端下變頻輸出的中頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換、解調(diào)、解擴(kuò)、捕獲、跟蹤。數(shù)據(jù)處理模塊是對(duì)捕獲跟蹤后得到的數(shù)據(jù)進(jìn)行解幀，得到本地偽距和異地偽距并進(jìn)行鐘差計(jì)算。整體的系統(tǒng)框圖如圖1所示。

在圖1中，進(jìn)行時(shí)間比對(duì)的兩終端之間互發(fā)互收測(cè)距信號(hào)，終端作為主站，終端作為從站，主站的無(wú)線接收模塊接收從站無(wú)線發(fā)射模塊發(fā)送的測(cè)距信號(hào)，通過(guò)偽碼相關(guān)得到本地偽距，通過(guò)數(shù)據(jù)解析，得到從站的偽距，兩者進(jìn)行鐘差計(jì)算。同時(shí)將本地偽距寫(xiě)入主站電文，通過(guò)無(wú)線信道發(fā)送到從站，作為從站接收到的主站偽距。

圖1 局域無(wú)線時(shí)間比對(duì)系統(tǒng)框圖

局域無(wú)線雙向時(shí)間比對(duì)系統(tǒng)所依據(jù)的基本原理是雙向時(shí)間比對(duì)法，即兩測(cè)量終端互相發(fā)射并接收對(duì)方的測(cè)距信號(hào)，分別對(duì)接收到的測(cè)距信號(hào)進(jìn)行數(shù)據(jù)解析，以獲得對(duì)面站的偽距信息，最后將解析出的偽距和本地偽距進(jìn)行差值處理求得鐘差[14-16]。雙向時(shí)間比對(duì)設(shè)備通過(guò)微波鏈路交換時(shí)間比對(duì)信息，如果這個(gè)微波通信鏈路是對(duì)稱(chēng)的或者近似對(duì)稱(chēng)的，雙向通信鏈路的傳播時(shí)延就可以幾乎完全抵消[17-18]。雙向時(shí)間比對(duì)原理示于圖2。

圖2 雙向時(shí)間比對(duì)原理

由以上兩式即可得到主站與從站之間的真實(shí)距離和鐘差：

兩終端分別以各自的1 PPS上升沿為計(jì)時(shí)起點(diǎn)，每次上電將重新對(duì)1 PPS進(jìn)行采樣。兩終端各自的外部輸入時(shí)鐘信號(hào)和1 PPS之間具有固定的相位關(guān)系。外部輸入時(shí)鐘信號(hào)經(jīng)過(guò)倍頻產(chǎn)生110 MHz的 FPGA工作時(shí)鐘信號(hào)，然后在FPGA工作時(shí)鐘信號(hào)下檢測(cè)到1 PPS上升沿后開(kāi)始發(fā)射測(cè)距信號(hào)。如果工作時(shí)鐘信號(hào)和本地1 PPS相位不固定，則對(duì)本地1 PPS采樣存在一個(gè)工作時(shí)鐘的不確定性。如圖3所示，工作時(shí)鐘110 MHz和1 PPS相位不固定，第一次在clk1檢測(cè)到1 PPS上升沿，重新加電后在clk2檢測(cè)到1 PPS上升沿，兩次采樣最大相差一個(gè)工作時(shí)鐘周期。

圖3 相位不固定造成的采樣誤差

因此，F(xiàn)PGA的工作時(shí)鐘信號(hào)和本地1 PPS相位時(shí)延固定，是保證接收機(jī)開(kāi)關(guān)機(jī)時(shí)延一致性的關(guān)鍵條件。為實(shí)現(xiàn)零延遲，本文采用AD9520芯片，通過(guò)硬件電路和軟件設(shè)置相結(jié)合的方法使相位時(shí)延固定，以此實(shí)現(xiàn)零延遲技術(shù)。

2 相位固定原理及實(shí)現(xiàn)方法

局域無(wú)線時(shí)間比對(duì)系統(tǒng)的一個(gè)重要環(huán)節(jié)是保證FPGA工作時(shí)鐘和本地1 PPS具有固定相位關(guān)系，這就要求兩站的外部時(shí)鐘參考輸入和倍頻后輸出的FPGA工作時(shí)鐘信號(hào)之間的相位具有“零延遲”。對(duì)于該系統(tǒng)，只需保證兩者之間具有固定的相位關(guān)系，即可實(shí)現(xiàn)零延遲。

局域無(wú)線時(shí)間比對(duì)系統(tǒng)首先將外部輸入的10 MHz信號(hào)送入鎖相環(huán)進(jìn)行相位鎖定，再把穩(wěn)定的10 MHz送入時(shí)鐘模塊AD9520，采用內(nèi)部零延遲功能使輸出的110 MHz和輸入的參考時(shí)鐘10 MHz具有固定的相位關(guān)系。已知外部輸入的10 MHz和1 PPS具有固定相位，所以輸出的110 MHz工作時(shí)鐘和1 PPS也具有固定相位時(shí)延。

2.1 零延遲時(shí)鐘技術(shù)

零延遲技術(shù)指的是時(shí)鐘頻率合成器能夠提供與時(shí)鐘參考源有固定相位差的輸出信號(hào)。零延遲模塊至少需要3個(gè)模塊：第1個(gè)模塊是鎖相環(huán)（PLL），主要通過(guò)不斷地調(diào)整輸出信號(hào)的相位，使輸入、輸出相位差保持固定[21]。第2個(gè)模塊是具有匹配傳播延遲的兩個(gè)（或更多）輸出驅(qū)動(dòng)器，該模塊可以使多個(gè)輸出通路的延遲保持一致。第3個(gè)模塊是PLL反饋路徑中的可變延遲元件，該模塊通過(guò)設(shè)置延遲量調(diào)節(jié)PLL輸入和輸出的相位關(guān)系[22]。在零延遲技術(shù)中，還要求從零延遲模塊輸出到目標(biāo)器件具有等同的互連延遲，它是保證目標(biāo)器件實(shí)現(xiàn)時(shí)鐘沿對(duì)齊的關(guān)鍵。零延遲模塊架構(gòu)圖如圖4所示。

圖4 零延遲模塊架構(gòu)圖

在零延遲模塊中，具有匹配傳播延遲的兩個(gè)輸出驅(qū)動(dòng)器可以將從PLL產(chǎn)生的信號(hào)到輸出驅(qū)動(dòng)器的傳播時(shí)延抵消，使不同輸出驅(qū)動(dòng)器的時(shí)鐘沿對(duì)齊。在反饋路徑中，將B點(diǎn)信號(hào)經(jīng)過(guò)可變延遲元件送入PLL輸入端。反饋信號(hào)和輸入?yún)⒖紩r(shí)鐘在PLL中經(jīng)過(guò)鑒相器使輸出的信號(hào)B超前A點(diǎn)信號(hào)一個(gè)可變延遲量[23]。將可變延遲設(shè)置為輸出驅(qū)動(dòng)器傳播延遲與互連延遲之和，這樣C點(diǎn)的時(shí)鐘沿就與A點(diǎn)的時(shí)鐘沿重合，而A點(diǎn)時(shí)鐘沿與輸入?yún)⒖紩r(shí)鐘沿重合，因此，輸入信號(hào)與目標(biāo)器件1的時(shí)鐘沿對(duì)齊，同理目標(biāo)器件2也與輸入信號(hào)的時(shí)鐘沿對(duì)齊，時(shí)序圖如圖5所示。

2.2 時(shí)鐘芯片AD9520的零延遲功能

AD9520芯片是ADI公司的一款時(shí)鐘芯片，可實(shí)現(xiàn)時(shí)鐘分配功能，其最具特點(diǎn)的功能是零延遲功能。AD9520的零延遲分為內(nèi)部零延遲和外部零延遲。外部零延遲是從外部訪問(wèn)PLL反饋路徑，這就要求零延遲架構(gòu)能夠支持外部扇出緩沖器。而內(nèi)部零延遲也能滿足相位需求，并且操作簡(jiǎn)單，所以本文采用內(nèi)部零延遲。它是通過(guò)將通道分頻器0的輸出反饋至PLL N分頻器來(lái)實(shí)現(xiàn)的。零延遲功能如圖6所示。內(nèi)部零延遲模式的信號(hào)路線如粗線所示。

圖5 零延遲模塊時(shí)序圖

圖6 AD9520內(nèi)部零延遲功能

AD9520的內(nèi)部零延遲是通過(guò)設(shè)置寄存器0X01E來(lái)實(shí)現(xiàn)的。寄存器0X01E[7:0]一共有8位，其中0X01E[7:5]和0X01E[0]未用到，0X01E[4:3]表示在外部零延遲模式下對(duì)反饋環(huán)路中的通道分頻器進(jìn)行選擇，0X01E[2]表示使能外部零延遲，當(dāng)0X01E[2] = 0時(shí)，為內(nèi)部零延遲模式，一般默認(rèn)為內(nèi)部零延遲。當(dāng)0X01E[2] = 1時(shí)，為外部零延遲模式。0X01E[1]表示零延遲的使能。因?yàn)楸驹O(shè)計(jì)使用的是內(nèi)部零延遲，故設(shè)置寄存器0X01E[2:1] = 2’b01。

在默認(rèn)內(nèi)部零延遲模式下，通道分頻器0的輸出通過(guò)Mux3和Mux1（圖6粗線所示的反饋路徑）返回PLL（分頻器）。PLL使通道分頻器0的輸出相位/邊沿與參考輸入的相位/邊沿同步。由于通道分頻器彼此同步，因此各通道分頻器的輸出與參考輸入同步。又因?yàn)檩敵?到輸出11之間具有匹配的傳播時(shí)延，所以各輸出信號(hào)的相位均與參考輸入相位一致。PLL內(nèi)的延遲和延遲均可調(diào)節(jié)用來(lái)補(bǔ)償輸出驅(qū)動(dòng)器和PLL元件的傳播延遲（相當(dāng)于零延遲模塊中的可變延遲元件），使得時(shí)鐘輸出與參考輸入之間的相位偏移最小，從而實(shí)現(xiàn)零延遲。

2.3 局域無(wú)線時(shí)間比對(duì)系統(tǒng)的零延遲實(shí)現(xiàn)

局域無(wú)線時(shí)間比對(duì)系統(tǒng)利用偽碼測(cè)距原理在兩測(cè)距終端分別以自身時(shí)鐘（1 PPS）為基準(zhǔn)發(fā)射和接收測(cè)距信號(hào)。兩地面基站設(shè)備相同，同時(shí)向?qū)Ψ竭M(jìn)行偽距信號(hào)發(fā)射，并接收對(duì)方信號(hào)，然后在接收端對(duì)接收信號(hào)進(jìn)行解析，提取偽距信息，計(jì)算出兩地鐘差，進(jìn)而實(shí)現(xiàn)兩終端的時(shí)間比對(duì)。因此時(shí)鐘的穩(wěn)定性和系統(tǒng)時(shí)延穩(wěn)定性直接決定了測(cè)距性能。由外部輸入10 MHz參考時(shí)鐘信號(hào)和1 PPS，由于FPGA工作時(shí)鐘為110 MHz，所以首先將外部10 MHz送入時(shí)鐘芯片AD9520，由AD9520倍頻后產(chǎn)生3路110 MHz，分別送入FPGA，AD9122（DA芯片）和ADS5402（AD芯片）。局域無(wú)線時(shí)間比對(duì)系統(tǒng)的時(shí)鐘拓?fù)鋱D如圖7所示。

圖7 局域無(wú)線時(shí)間比對(duì)系統(tǒng)時(shí)鐘拓?fù)鋱D

從圖7可知，外部輸入的參考時(shí)鐘是10 MHz，F(xiàn)PGA的工作時(shí)鐘為110 MHz，當(dāng)110 MHz的上升沿到來(lái)時(shí)對(duì)外部輸入的1 PPS進(jìn)行采樣，采到1 PPS為高電平后開(kāi)始發(fā)射信號(hào)。若要確保局域無(wú)線時(shí)間比對(duì)系統(tǒng)開(kāi)關(guān)機(jī)硬件時(shí)延一致性，則需要每次采樣有固定的時(shí)延，即FPGA工作時(shí)鐘信號(hào)110 MHz和1 PPS之間的相位關(guān)系固定，否則將會(huì)對(duì)采樣造成一個(gè)時(shí)鐘周期的不確定性。如圖8所示。外部輸入?yún)⒖?0 MHz和1 PPS之間具有固定相位差，由10 MHz產(chǎn)生的110 MHz與外部輸入?yún)⒖?0 MHz的相位差為。當(dāng)相位關(guān)系2不是固定值時(shí)，重新加電后110 MHz對(duì)1 PPS的采樣將可能產(chǎn)生一個(gè)時(shí)鐘周期的偏差。

圖8 零延遲對(duì)時(shí)間比對(duì)重要性示意圖

因此在保證外部輸入?yún)⒖紩r(shí)鐘10 MHz和1 PPS具有固定相位的前提下，還需采用AD9520時(shí)鐘芯片零延遲功能使輸出的110 MHz和輸入的10 MHz之間有固定的相位關(guān)系。

3 開(kāi)關(guān)機(jī)硬件時(shí)延一致性實(shí)驗(yàn)

為了驗(yàn)證局域無(wú)線時(shí)間比對(duì)系統(tǒng)的零延遲功能，設(shè)計(jì)開(kāi)關(guān)機(jī)實(shí)驗(yàn)，并分析時(shí)間比對(duì)的偏差。外部輸入?yún)⒖紩r(shí)鐘為10 MHz，采樣頻率為110 MHz。外部輸入時(shí)鐘基準(zhǔn)1 PPS，并且參考時(shí)鐘10 MHz和1 PPS之間相位關(guān)系固定。偽碼速率為10.23 MHz，偽碼周期為1 ms。發(fā)射端的發(fā)射功率為0～25 dBm，接收靈敏度優(yōu)于-102 dBm。

本文分別在強(qiáng)信號(hào)和弱信號(hào)下進(jìn)行了10組靜態(tài)實(shí)驗(yàn)。兩時(shí)間比對(duì)終端分別設(shè)為主站和從站，兩站的天線距離為9.3 m。主站發(fā)射頻率為800 MHz，從站發(fā)射頻率為1 450 MHz。兩站的外部輸入信號(hào)為同源信號(hào)，因電纜延遲不同，故會(huì)存在一個(gè)鐘差，將兩站外部輸入的1 PPS分別送入SR620計(jì)數(shù)器采集20 min數(shù)據(jù)求平均，可得電纜延遲差約為22.635 ns。

在強(qiáng)信號(hào)下的時(shí)間比對(duì)實(shí)驗(yàn)中，發(fā)射功率為3 dBm，每秒采集一個(gè)鐘差值，持續(xù)采集20 min數(shù)據(jù)，然后對(duì)局域無(wú)線時(shí)間比對(duì)設(shè)備重新加電。在不更改配置的情況下，繼續(xù)采集20 min數(shù)據(jù)。如此重復(fù)進(jìn)行10次開(kāi)關(guān)機(jī)實(shí)驗(yàn)，對(duì)實(shí)驗(yàn)數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析。結(jié)果如表1所示，10組實(shí)驗(yàn)鐘差均值的差值不超過(guò)0.038 ns。

表1 強(qiáng)信號(hào)下，10次開(kāi)關(guān)機(jī)實(shí)驗(yàn)時(shí)間比對(duì)結(jié)果

選取表1中均值相差最大的兩組實(shí)驗(yàn)數(shù)據(jù)進(jìn)行分析比較，結(jié)果如圖9所示。其中，鐘差為局域無(wú)線時(shí)間比對(duì)系統(tǒng)通過(guò)測(cè)距原理所得的兩終端之間的鐘差。測(cè)試比對(duì)結(jié)果顯示強(qiáng)信號(hào)下兩次實(shí)驗(yàn)所得鐘差相差-0.038 ns，標(biāo)準(zhǔn)偏差相差0.027 ns。

在弱信號(hào)下的時(shí)間比對(duì)實(shí)驗(yàn)中，分別在兩終端的發(fā)射端接入35 dB衰減器，發(fā)射功率變?yōu)?32 dBm。進(jìn)行10次開(kāi)關(guān)機(jī)實(shí)驗(yàn)，分別采集20 min數(shù)據(jù)進(jìn)行處理統(tǒng)計(jì)結(jié)果如表2所示，10組實(shí)驗(yàn)鐘差均值的差值不超過(guò)0.05 ns。

圖9 前兩組強(qiáng)信號(hào)下硬件時(shí)延一致性實(shí)驗(yàn)

表2 弱信號(hào)下，10次開(kāi)關(guān)機(jī)實(shí)驗(yàn)時(shí)間比對(duì)結(jié)果

選取其中均值相差最大的兩組實(shí)驗(yàn)數(shù)據(jù)進(jìn)行比較，如圖10所示。測(cè)試比對(duì)結(jié)果顯示弱信號(hào)下兩次實(shí)驗(yàn)所得鐘差相差0.050 ns，標(biāo)準(zhǔn)偏差相差0.081 ns。

圖10 前兩組弱信號(hào)下硬件時(shí)延一致性實(shí)驗(yàn)

通過(guò)上述實(shí)驗(yàn)結(jié)果可知，開(kāi)關(guān)機(jī)帶來(lái)的時(shí)延變化量均值不大于0.05 ns，所以采用AD9520內(nèi)部零延遲功能可以實(shí)現(xiàn)局域無(wú)線時(shí)間比對(duì)系統(tǒng)的硬件時(shí)延一致性。局域無(wú)線時(shí)間比對(duì)系統(tǒng)所測(cè)鐘差與輸入端電纜延遲22.635 ns相差在0.4 ns以?xún)?nèi)，可見(jiàn)系統(tǒng)硬件延遲不影響時(shí)間比對(duì)系統(tǒng)的比對(duì)結(jié)果。

4 結(jié)論

本文首先對(duì)雙向測(cè)距原理進(jìn)行了分析，基于該原理設(shè)計(jì)了局域無(wú)線時(shí)間比對(duì)系統(tǒng)，實(shí)驗(yàn)過(guò)程中發(fā)現(xiàn)，如果開(kāi)關(guān)機(jī)前后FPGA工作時(shí)鐘和1 PPS相位不固定將會(huì)引入一個(gè)時(shí)鐘周期的誤差。為消除這個(gè)誤差，研究分析了相位固定原理，確定了零延遲技術(shù)方案，并進(jìn)行開(kāi)關(guān)機(jī)實(shí)驗(yàn)對(duì)時(shí)延一致性進(jìn)行了驗(yàn)證。測(cè)試結(jié)果表明通過(guò)采用AD9520芯片的零延遲功能，系統(tǒng)的開(kāi)關(guān)機(jī)硬件時(shí)延變化量在0.05 ns以?xún)?nèi)，實(shí)現(xiàn)了開(kāi)關(guān)機(jī)時(shí)延一致性。該方法適用于開(kāi)闊環(huán)境下小區(qū)域納秒量級(jí)時(shí)間比對(duì)。

[1] 李孝輝, 楊旭海, 劉婭, 等. 時(shí)間頻率信號(hào)的精密測(cè)量[M]. 北京: 科學(xué)出版社, 2010．

[2] 劉曉剛. 衛(wèi)星導(dǎo)航定位系統(tǒng)高精度時(shí)間同步算法研究[D]. 鄭州: 解放軍信息工程大學(xué), 2008.

[3] 許龍霞. 基于共視原理的衛(wèi)星授時(shí)方法[D]. 西安: 中國(guó)科學(xué)院研究生院(國(guó)家授時(shí)中心), 2012.

[4] 梁丹丹. 基于偽碼測(cè)距的高精度時(shí)間同步技術(shù)[D]. 北京: 北京理工大學(xué), 2016.

[5] 湛小蕾. 局域無(wú)線時(shí)間同步系統(tǒng)收發(fā)基帶的設(shè)計(jì)與實(shí)現(xiàn)[D]. 西安: 中國(guó)科學(xué)院大學(xué)(國(guó)家授時(shí)中心), 2019.

[6] 張倫. 星地時(shí)間同步技術(shù)的研究[D]. 西安: 西安電子科技大學(xué), 2008.

[7] 陳瑞瓊. UTC(NTSC)遠(yuǎn)程復(fù)現(xiàn)方法研究與工程實(shí)現(xiàn)[D]. 西安: 中國(guó)科學(xué)院大學(xué)(國(guó)家授時(shí)中心), 2016.

[8] 施清平, 張華勇, 王利威, 等. 基于固定相位延遲的相位生成載波檢測(cè)方法[J]. 中國(guó)激光, 2011, 38(8): 149-154.

[9] 李夢(mèng). 雙向測(cè)距與時(shí)間同步系統(tǒng)提高測(cè)量精度的方法研究[D]. 西安: 中國(guó)科學(xué)院大學(xué)(國(guó)家授時(shí)中心), 2014.

[10] 方琳. 基于雙向星間鏈路的自主時(shí)間同步仿真分析[D]. 西安: 中國(guó)科學(xué)院大學(xué)(國(guó)家授時(shí)中心), 2013.

[11] 邢立佳. 中頻數(shù)字收發(fā)信機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[D]. 哈爾濱: 哈爾濱工程大學(xué), 2009.

[12] 顧何方. 基于FPGA的全數(shù)字中頻導(dǎo)航接收機(jī)研究[D]. 合肥: 合肥工業(yè)大學(xué), 2007.

[13] 孫洋洋. 雙向衛(wèi)星時(shí)間頻率傳遞技術(shù)中若干參數(shù)測(cè)定與研究[D]. 西安: 長(zhǎng)安大學(xué), 2013.

[14] 馬紅皎, 吳華兵, 李夢(mèng), 等. 一種雙向測(cè)距與時(shí)間同步系統(tǒng)的設(shè)計(jì)與分析[J]. 時(shí)間頻率學(xué)報(bào), 2014, 37(1): 18-24.

[15] 李夢(mèng), 馬紅皎. 載波相位平滑偽距算法在雙向測(cè)距與時(shí)間同步系統(tǒng)中的應(yīng)用[J]. 時(shí)間頻率學(xué)報(bào), 2014, 37(4): 213-220.

[16] 馬紅皎, 李夢(mèng), 吳華兵, 等. 雙向測(cè)距與時(shí)間同步系統(tǒng)中設(shè)備時(shí)延標(biāo)定的研究[J]. 時(shí)間頻率學(xué)報(bào), 2015, 38(1): 30-37

[17] 熊躍軍, 劉蒙瑞, 祝博文. 高精度雙向時(shí)間比對(duì)同步技術(shù)原理與應(yīng)用[J]. 產(chǎn)業(yè)與科技論壇, 2019, 18(22): 70-71.

[18] 舒炳江. 高精度雙向時(shí)間比對(duì)同步技術(shù)原理與應(yīng)用[J]. 電訊技術(shù), 2009, 49(1): 63-66.

[19] 馬紅皎, 吳華兵, 李夢(mèng), 等. 一種雙向測(cè)距與時(shí)間同步系統(tǒng)的設(shè)計(jì)與分析[J]. 時(shí)間頻率學(xué)報(bào), 2014, 37(1): 18-24.

[20] 賀洪兵. 基于GPS的高精度時(shí)間同步系統(tǒng)的研究設(shè)計(jì)[D]. 成都: 四川大學(xué), 2005.

[21] 申紅偉. 應(yīng)用于FPGA的鎖相環(huán)設(shè)計(jì)研究[D]. 西安: 西安電子科技大學(xué), 2015.

[22] 孫高陽(yáng), 劉亞靜, 李秉格, 等. 一種消除反饋延遲的全數(shù)字鎖相環(huán)[J]. 電工技術(shù)學(xué)報(bào), 2017, 32(20): 171-178.

[23] 沈曉唯. 鎖相環(huán)環(huán)路濾波器對(duì)輸出信號(hào)相位噪聲的影響[D]. 上海: 上海交通大學(xué), 2009.

Implementation of hardware zero delay in local wirelesstime comparison system

LI Hui-jin1,2, LIU Yin-hua1,2,3, LI Xiao-hui1,2,3

(1. National Time Service Center, Chinese Academy of Sciences, Xi’an 710600, China;2. School of Electronic, Electrical and Communication Engineering,University of Chinese Academy of Sciences, Beijing 101408, China;3. Key Laboratory of Time and Frequency Primary Standards, Chinese Academy of Sciences, Xi’an 710600, China)

Currently, more and more industries require the accuracy of time comparison with nanosecond magnitude. The local wireless time comparison system adopts the principle of two-way pseudo-code ranging. Two ground stations send and receive ranging signals to each other. The clock difference is obtained by parsing the pseudo-range to achieve time comparison with an accuracy of nanosecond in theory. When the system is sampling the received signal, if the phase of the FPGA working clock signal and the local 1 PPS are not fixed, it will cause the uncertainty of a working clock for the local 1PPS sampling, which does not meet the time comparison requirements with nanosecond accuracy. Based on this background, this paper proposed a phase zero delay method based on AD9520 in the implementation of the local wireless time comparison system. The results by switching machine experiment under different intensity signals show that the zero-delay method can eliminate the influence caused by the unfixed phase, it keeps the delay variation which caused by the switch machine within 0.05 ns, and realizes the consistency of the hardware delay.

time comparison; zero latency; two-way ranging principle; phase fixation; AD9520

10.13875/j.issn.1674-0637.2021-02-0092-10

李會(huì)錦，劉音華, 李孝輝. 局域無(wú)線時(shí)間比對(duì)系統(tǒng)中硬件零延遲的實(shí)現(xiàn)[J]. 時(shí)間頻率學(xué)報(bào), 2021, 44(2): 92-101.

2020-11-19；

2020-12-05

國(guó)家自然科學(xué)基金資助項(xiàng)目（11903039）