基于局部優(yōu)先編碼及超前求和方法的并行AD轉(zhuǎn)換器

張磊 曹敏

摘要：相比于其它方法實現(xiàn)的AD轉(zhuǎn)換器，并行AD轉(zhuǎn)換器由于具有非?？斓霓D(zhuǎn)換速度而被應(yīng)用在像視頻轉(zhuǎn)換器和高速信號采樣等對速度要求非常高的場合。這種高轉(zhuǎn)換速度是使用大量的硬件電路，且占用較大的芯片面積實現(xiàn)的。本文提出一種并行AD轉(zhuǎn)換器設(shè)計思路，通過將AD轉(zhuǎn)換信號前端比較器輸出的數(shù)字信號分組后，對每組信號采用局部優(yōu)先編碼，并對編碼后輸出的信號進(jìn)行修正，然后通過超前加法器進(jìn)行快速累加，從而得到最終結(jié)果。通過對比較器輸出數(shù)字信號的分組處理，能在保障轉(zhuǎn)換速度的前提下，減少使用硬件電路的數(shù)量。

關(guān)鍵詞：局部優(yōu)先編碼;信號修正;超前進(jìn)位累加

• 傳統(tǒng)并行AD轉(zhuǎn)換電路及缺點

圖1是傳統(tǒng)的并行AD轉(zhuǎn)換電路的內(nèi)部結(jié)構(gòu)，主要由三個部分組成，分別是比較電路、信號鎖存電路和編碼電路組成。其中，比較電路負(fù)責(zé)將輸入的模擬信號與分級的參考電壓信號共同輸入比較器進(jìn)行比較，輸出相應(yīng)的數(shù)字信號。為方便后續(xù)編碼電路對信號進(jìn)行轉(zhuǎn)換時有一個穩(wěn)定的輸入信號，比較器輸出信號經(jīng)過鎖存器后，在時鐘沿信號的作用下鎖存器輸出該數(shù)字信號，并為編碼電路提供穩(wěn)定的輸入信號。編碼電路對鎖存器輸出的信號進(jìn)行優(yōu)先編碼，輸出最終的數(shù)字結(jié)果。

對于通用的并行AD轉(zhuǎn)換電路，外接的模擬電壓要輸入到內(nèi)部每一個比較器的一個輸入端，隨著AD轉(zhuǎn)換位數(shù)的提高，內(nèi)部比較器的數(shù)量會急劇增加，這會對輸入的模擬電壓造成大幅度的衰減，導(dǎo)致實際輸入到比較器輸入端的模擬電壓下降，系統(tǒng)工作不正常。為降低這種衰減，要在內(nèi)部電路增加多級緩沖電路，將外接模擬信號分成一定數(shù)量的同等級電壓的模擬信號后，在分組輸入到比較器的輸入端。

n位分辨率的并行AD轉(zhuǎn)換器，參考電壓VREF被電阻分壓后，產(chǎn)生相應(yīng)的電壓信號依次連接到比較器的另一個輸入端，作為每個比較器的參考電壓。輸入的模擬信號與每個比較器各自分等級的參考電壓進(jìn)行比較，依據(jù)電壓的大小，比較器輸出對應(yīng)的數(shù)字信號，供下一級電路進(jìn)行處理。在圖1中，輸入的模擬信號接入比較器的同相輸入端，經(jīng)電阻分等級后的參考電壓加在比較器的反相輸入端，如果輸入的模擬電壓大于各比較器的參考電壓，比較器輸出高電平，反之輸出低電平。

各比較器輸出的數(shù)字信號加在鎖存器的輸入端，在系統(tǒng)控制時鐘CP上升沿的作用下，將該數(shù)字信號送到鎖存器的輸出端，給優(yōu)先編碼器提供輸入信號。引入鎖存器后，能暫時保存當(dāng)前各比較器的輸出信號，給優(yōu)先編碼器的工作提供一個穩(wěn)定的輸入信號。優(yōu)先編碼器依據(jù)優(yōu)先編碼的原則，對輸入信號進(jìn)行轉(zhuǎn)換，將電平信號轉(zhuǎn)換成n位二進(jìn)制數(shù)據(jù)輸出，完成AD轉(zhuǎn)換的功能。

傳統(tǒng)并行AD轉(zhuǎn)換電路對硬件的需求比較大，在通常的電路設(shè)計中，n位分辨率的AD轉(zhuǎn)換需要2n-1個比較器，通常對所需比較器的數(shù)量是固定的，硬件需求量大主要體現(xiàn)在信號鎖存和量化編碼兩部分電路中，2n-1個比較器輸出2n-1個數(shù)字信號，則對應(yīng)2n-1個鎖存器，隨著分辨率的提高，所需鎖存器的數(shù)量急劇增加。優(yōu)先編碼電路隨著輸入數(shù)字信號位數(shù)的增加，編碼電路內(nèi)部結(jié)構(gòu)變得非常復(fù)雜，進(jìn)一步增加硬件電路的使用數(shù)量和面積的占用。因此，有必要對傳統(tǒng)的并行AD轉(zhuǎn)換器進(jìn)行改進(jìn)，在保障工作速度的前提下，降低硬件電路的使用量。

• 改進(jìn)的并行AD轉(zhuǎn)換電路

通過上述對傳統(tǒng)并行AD轉(zhuǎn)換器內(nèi)部電路的分析，每個比較器的輸出信號都輸入給下一級的一個鎖存器，n位分辨率的并行AD轉(zhuǎn)換器，則需要2n-1個鎖存器，這些鎖存器在制造時會占用很大的電路面積，同時也會增加系統(tǒng)的功耗。如果能減少鎖存器的使用，很大程度上能降低電路設(shè)計的復(fù)雜程度。

為減少鎖存器的使用，在電路設(shè)計時，將鎖存器鎖存信號的位置放置到整個電路的最后端，用鎖存器直接鎖存最終的結(jié)果。對于n位分辨率的AD轉(zhuǎn)換器，最終只需要n個鎖存器，很大程度上減少了鎖存器的使用。

AD轉(zhuǎn)換器在工作時，其輸入的模擬電壓是由采樣保持器輸出的，當(dāng)采樣保持電路處于保持狀態(tài)時，其輸出模擬電壓保持不變，此時加到每個比較器反相輸入端的電壓保持不變，比較器同相輸入端的各參考電壓大小不變，則比較器輸出的數(shù)字信號保持不變，給優(yōu)先編碼器輸入的數(shù)字信號保持不變，滿足輸入信號的穩(wěn)定要求，因此，可不用在比較器的輸出端增加鎖存器，降低鎖存器的使用數(shù)量，簡化硬件電路設(shè)計。

優(yōu)先編碼電路隨著輸入數(shù)字信號位數(shù)的增加，編碼電路內(nèi)部所需的邏輯器件急劇增加，內(nèi)部連線的復(fù)雜度也隨之增加，由于硬件線路的增長和連接復(fù)雜度的增加會造成編碼輸出結(jié)果延遲很大，也是整個并行AD轉(zhuǎn)換電路中耗時最長的電路。為降低優(yōu)先編碼電路的延遲，將比較器輸出的結(jié)果進(jìn)行分組，對各組信號分別進(jìn)行優(yōu)先編碼，所有分組的優(yōu)先編碼輸出的結(jié)果優(yōu)化后通過超前進(jìn)位加法器進(jìn)行累加，便得到最終的AD轉(zhuǎn)換結(jié)果。采用分組優(yōu)先編碼方式的優(yōu)點在于降低優(yōu)先編碼器的復(fù)雜結(jié)構(gòu)，將多個輸入信號分成幾個組別進(jìn)行編碼后再累加，降低硬件電路的復(fù)雜結(jié)構(gòu)，減少信號運算消耗的時間。求和的過程采用的是超前進(jìn)位加法器，其運算速度遠(yuǎn)高于傳統(tǒng)的逐級進(jìn)位加法器，進(jìn)一步提高了系統(tǒng)的運行速度。改進(jìn)后的AD轉(zhuǎn)換器電路結(jié)構(gòu)圖如圖2所示。

• 信號轉(zhuǎn)換電路

信號轉(zhuǎn)換電路的功能是對優(yōu)先編碼器輸出的信號進(jìn)行轉(zhuǎn)換，保證送入超前進(jìn)位加法器的結(jié)果正確。對比較器信號進(jìn)行分組時，應(yīng)從最低位比較器輸出的結(jié)果開始順序向高位和其相鄰的信號進(jìn)行組合，每組組合信號的個數(shù)滿足2的整數(shù)倍，這樣方便和優(yōu)先編碼器的輸入端進(jìn)行連接。每組信號的個數(shù)和總分組個數(shù)依據(jù)優(yōu)先編碼器的輸入端個數(shù)和優(yōu)先編碼器級聯(lián)后的復(fù)雜程度共同決定，使系統(tǒng)滿足最優(yōu)化。

在信號分組時，每組信號的個數(shù)滿足2的整數(shù)倍，如果每組中信號個數(shù)和現(xiàn)有的優(yōu)先編碼器輸入位數(shù)不匹配，則可以通過級聯(lián)多個優(yōu)先編碼器的方式實現(xiàn)，以匹配每組中的信號個數(shù)，實現(xiàn)合理配置。

按照分組原則，最高位分組的優(yōu)先編碼器的高位引腳會處于懸空狀態(tài)，此時應(yīng)給優(yōu)先編碼器的高位引腳輸入一個固定無效信號，不能讓最高位輸入信號對本組內(nèi)剩余引腳的有效輸入信號進(jìn)行屏蔽。對于n位并行AD轉(zhuǎn)換電路，比較器電路也可設(shè)置為2n個輸出，在對信號進(jìn)行分組時，最高位分組的優(yōu)先編碼器的高位引腳會根據(jù)輸入信號電壓大小而自動改變，免去優(yōu)先編碼器高位輸入引腳懸空的問題。

改進(jìn)后的并行AD轉(zhuǎn)換其內(nèi)部比較器的反相輸入端接輸入的模擬電壓，當(dāng)電壓超過該比較器的設(shè)定參考電壓時，比較器輸出0，代表有效信號，設(shè)置為低電平的目的是為匹配優(yōu)先編碼器的低有效編碼功能。

實際的優(yōu)先編碼器在使用時，當(dāng)輸入全是1時，輸出全為0，此時代表輸入的模擬電壓較小，沒有超過該分組所有比較器的各自參考電壓，比較器輸出電壓值為1，優(yōu)先編碼器輸出全是0，滿足要求。優(yōu)先編碼器輸入全是0的時候，輸出全是1，此時代表輸入的模擬電壓超過該分組所有比較器的各自參考電壓，優(yōu)先編碼器對該分組內(nèi)最高位比較器輸出的0進(jìn)行編碼，但優(yōu)先編碼器輸出的結(jié)果比實際結(jié)果小1，要對結(jié)果進(jìn)行加1處理。但是，當(dāng)優(yōu)先編碼器只有最低位為0時，其輸出結(jié)果也全為0，剩下每個的情況，優(yōu)先編碼器的輸出結(jié)果要加1處理。圖3為對32線-5線優(yōu)先編碼器輸出的編碼信號進(jìn)行修正的電路。

• 結(jié)語

本文對傳統(tǒng)的并行AD轉(zhuǎn)換電路進(jìn)行優(yōu)化，優(yōu)化的目的在于滿足轉(zhuǎn)換速度的同時，降低硬件電路的復(fù)雜程度，給并行AD轉(zhuǎn)換器的設(shè)計提供了一種切實可行的設(shè)計思路。

參考文獻(xiàn)：

[1]李永敏.檢測儀器電子電路[M].西北工業(yè)大學(xué)出版社，1994.

[2]徐德炳，高光天.高速模數(shù)轉(zhuǎn)換器應(yīng)用計數(shù)[J].電子技術(shù)應(yīng)用，1997（8）.