一種低成本的四節(jié)點(diǎn)翻轉(zhuǎn)自恢復(fù)鎖存器設(shè)計(jì)

徐輝，寧亞飛，朱瑞，劉璇，周靜

(安徽理工大學(xué) 計(jì)算機(jī)科學(xué)與工程學(xué)院，安徽 淮南 232001)

隨著CMOS技術(shù)的快速發(fā)展，現(xiàn)代集成電路越來(lái)越容易受到由軟錯(cuò)誤引起的可靠性問(wèn)題的影響。軟錯(cuò)誤是瞬態(tài)錯(cuò)誤，主要是由中子、質(zhì)子、重離子、α粒子、電子等撞擊引起的[1-2]。軟錯(cuò)誤包括單節(jié)點(diǎn)翻轉(zhuǎn)(Single Node Upset，SNU)、雙節(jié)點(diǎn)翻轉(zhuǎn)(Double Node Upsets，DNUs)、三節(jié)點(diǎn)翻轉(zhuǎn)(Triple Node Upsets，TNUs)和四節(jié)點(diǎn)翻轉(zhuǎn)(Quadruple Node Upsets，QNUs)等。由于近年來(lái)先進(jìn)工藝的特征尺寸顯著減小，以及電荷共享機(jī)制，單個(gè)粒子撞擊的影響也會(huì)導(dǎo)致包括DNUs和TNUs在內(nèi)的多節(jié)點(diǎn)翻轉(zhuǎn)(Multiple Node Upsets，MNUs)[3]。很明顯，僅針對(duì)SNU的加固鎖存器[4-6]對(duì)于要求高可靠性的安全關(guān)鍵航空航天應(yīng)用已不再足夠。

為了解決加固鎖存器可靠性不高的問(wèn)題，本文基于32nm CMOS工藝提出了一種低成本的QNUs自恢復(fù)鎖存器(Low-Cost Quadruple-Node-Upset Self-Recoverable Latch，LCQNUSRL)。該鎖存器由24個(gè)C單元構(gòu)成，形成6×4的陣列結(jié)構(gòu)，構(gòu)建了四級(jí)過(guò)濾的容錯(cuò)機(jī)制。當(dāng)鎖存器內(nèi)部任意四個(gè)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，經(jīng)過(guò)C單元的阻塞后，該鎖存器可自行恢復(fù)到正確值。由于高速傳輸路徑和時(shí)鐘門(mén)控技術(shù)的使用，本文提出的LCQNUSRL鎖存器有著較小的延遲和功耗。HSPICE仿真結(jié)果表明，與三個(gè)鎖存器(LCTNURL[7]、TNURL[8]、LC-TSL[9])平均值相比功耗降低了32.94%，延遲降低了30.2%，PDP降低了53.35%，晶體管數(shù)量增加了25%，使用較多的晶體管實(shí)現(xiàn)了QNUs自恢復(fù)，有著更高的可靠性。此外，所提出的鎖存器對(duì)電壓和溫度的變化不敏感。

1 本文提出的鎖存器設(shè)計(jì)

1.1 電路結(jié)構(gòu)和工作原理

為了解決現(xiàn)有鎖存器的缺點(diǎn)，提高鎖存器的可靠性，本文提出了一種低成本的QNUs自恢復(fù)鎖存器LCQNUSRL，鎖存器結(jié)構(gòu)如圖1所示。該鎖存器由24個(gè)C單元(CE1～CE24)和6個(gè)傳輸門(mén)(TG1～TG6)組成，其中CE19～CE24是鐘控C單元，可以減少鎖存器的功耗。D和Q分別是輸入和輸出，N2～N24是內(nèi)部節(jié)點(diǎn)，CLK和NCLK分別為系統(tǒng)時(shí)鐘信號(hào)和負(fù)系統(tǒng)時(shí)鐘信號(hào)。該鎖存器24個(gè)C單元平均分成4列，構(gòu)建了四級(jí)過(guò)濾的容錯(cuò)機(jī)制，每列由6個(gè)C單元構(gòu)成，每個(gè)C單元第一個(gè)輸入連接到下一個(gè)緊挨著的C單元的第二個(gè)輸入，最后一列C單元的輸出作為第一列C單元的輸入，形成一個(gè)反饋回路。

當(dāng)CLK=1，NCLK=0時(shí)，鎖存器處于透明期，6個(gè)傳輸門(mén)打開(kāi)，6個(gè)鐘控C單元關(guān)斷，輸入數(shù)據(jù)傳入到節(jié)點(diǎn)Q、N2、N3、N4、N5和N6。假設(shè)輸入D=1，則Q=N2=N3=N4=N5=N6=1，經(jīng)過(guò)第一列C單元后，N7=N8=N9=N10=N11=N12=0，經(jīng)過(guò)第二列C單元后，N13=N14=N15=N16=N17=N18=1，同理可得，N19=N20=N21=N22=N23=N24=0。

當(dāng)CLK=0，NCLK=1時(shí)，鎖存器處于鎖存期，6個(gè)傳輸門(mén)關(guān)斷，6個(gè)鐘控C單元打開(kāi)，形成一個(gè)反饋回路，鎖存器保持邏輯值。

圖1 本文提出的LCQNUSRL鎖存器

1.2 容錯(cuò)原理和仿真分析

本文提出的LCQNUSRL鎖存器是一個(gè)QNUs自恢復(fù)鎖存器，下面來(lái)分析其容錯(cuò)原理，所有的容錯(cuò)原理都是在鎖存器鎖存期內(nèi)分析的。

SNU自恢復(fù)：由于鎖存器由C單元組成，C單元可以容忍其中一個(gè)輸入的變化，而輸出不會(huì)受到影響，因此當(dāng)其中一列C單元的某個(gè)輸入節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，將不會(huì)影響到下一列C單元的輸入節(jié)點(diǎn)。而鎖存器陣列的反饋將恢復(fù)發(fā)生翻轉(zhuǎn)的節(jié)點(diǎn)，因此Q將保持正確的邏輯值，鎖存器可以實(shí)現(xiàn)SNU的自恢復(fù)。

DNUs自恢復(fù)：鎖存器發(fā)生DNUs時(shí)，有以下兩種情況。

情況1：發(fā)生翻轉(zhuǎn)的兩個(gè)節(jié)點(diǎn)是同一列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q和N2發(fā)生翻轉(zhuǎn)，此時(shí)會(huì)引起節(jié)點(diǎn)N8翻轉(zhuǎn)，錯(cuò)誤不會(huì)再繼續(xù)傳播下去。因?yàn)楣?jié)點(diǎn)N19～N24是正確的，通過(guò)CE19和CE24將節(jié)點(diǎn)N2和Q恢復(fù)到正確的邏輯值，N2和Q又通過(guò)CE2將N8恢復(fù)過(guò)來(lái)。

情況2：發(fā)生翻轉(zhuǎn)的兩個(gè)節(jié)點(diǎn)不是同一列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q和N7發(fā)生翻轉(zhuǎn)，此時(shí)不會(huì)引起其它節(jié)點(diǎn)翻轉(zhuǎn)，經(jīng)鎖存器陣列的反饋將這兩個(gè)翻轉(zhuǎn)的節(jié)點(diǎn)恢復(fù)過(guò)來(lái)。綜上所述，鎖存器可以實(shí)現(xiàn)DNUs的自恢復(fù)。

TNUs自恢復(fù)：鎖存器發(fā)生TNUs時(shí)，有以下三種情況。

情況1：發(fā)生翻轉(zhuǎn)的三個(gè)節(jié)點(diǎn)是同一列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q、N2和N3發(fā)生翻轉(zhuǎn)，會(huì)引起第二列N8和N9以及第三列N15翻轉(zhuǎn)，錯(cuò)誤至此不會(huì)再傳播下去。因?yàn)楣?jié)點(diǎn)N19～N24是正確的，通過(guò)CE19、CE20和CE24將節(jié)點(diǎn)N2、N3和Q恢復(fù)到正確的邏輯值，然后依次把N8、N9和N15恢復(fù)過(guò)來(lái)。

情況2：發(fā)生翻轉(zhuǎn)的三個(gè)節(jié)點(diǎn)是兩列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q、N2和N7發(fā)生翻轉(zhuǎn)，會(huì)引起N8和N14翻轉(zhuǎn)，至此不會(huì)再引起其它節(jié)點(diǎn)翻轉(zhuǎn)。通過(guò)最后一列鐘控C單元首先把Q和N2恢復(fù)過(guò)來(lái)，然后依次把N7、N8和N14恢復(fù)過(guò)來(lái)。

情況3：發(fā)生翻轉(zhuǎn)的三個(gè)節(jié)點(diǎn)是三列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q、N7和N13發(fā)生翻轉(zhuǎn)，不會(huì)引起其它節(jié)點(diǎn)翻轉(zhuǎn)，經(jīng)鎖存器陣列的反饋將這三個(gè)翻轉(zhuǎn)的節(jié)點(diǎn)恢復(fù)過(guò)來(lái)。綜上所述，鎖存器可以實(shí)現(xiàn)TNUs的自恢復(fù)。

QNUs自恢復(fù)：鎖存器發(fā)生QNUs時(shí)，有以下四種情況。

情況1：發(fā)生翻轉(zhuǎn)的四個(gè)節(jié)點(diǎn)是同一列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q、N2、N3和N4發(fā)生翻轉(zhuǎn)，會(huì)引起第二列C單元N8、N9和N10，第三列C單元N15和N16以及第四列C單元N22總計(jì)6個(gè)節(jié)點(diǎn)翻轉(zhuǎn)。因?yàn)镹19、N20、N21、N23和N24是正確的，通過(guò)CE19、CE20、CE21和CE24分別將N2、N3、N4和Q恢復(fù)過(guò)來(lái)，此時(shí)第一列C單元的輸入節(jié)點(diǎn)N2～N6和Q都是正確的，通過(guò)第一列C單元將N8、N9和N10恢復(fù)過(guò)來(lái)，同理，通過(guò)第二列C單元將N15和N16恢復(fù)過(guò)來(lái)，通過(guò)第三列C單元將N22恢復(fù)過(guò)來(lái)，發(fā)生翻轉(zhuǎn)的節(jié)點(diǎn)都恢復(fù)到了正確的邏輯值。

情況2：發(fā)生翻轉(zhuǎn)的四個(gè)節(jié)點(diǎn)是兩列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q、N2、N3和N7發(fā)生翻轉(zhuǎn)，會(huì)引起N8、N9、N14、N15和N21翻轉(zhuǎn)。因?yàn)镹19、N20、N23和N24是正確的，通過(guò)CE19、CE20和CE24分別將N2、N3和Q恢復(fù)過(guò)來(lái)，此時(shí)第一列C單元的輸入節(jié)點(diǎn)N2～N6和Q都是正確的，通過(guò)第一列C單元將N7、N8和N9恢復(fù)過(guò)來(lái)，同理，N14、N15和N21可依次恢復(fù)到正確的邏輯值。

情況3：發(fā)生翻轉(zhuǎn)的四個(gè)節(jié)點(diǎn)是三列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q、N7、N13和N14發(fā)生翻轉(zhuǎn)，會(huì)引起N20翻轉(zhuǎn)。因?yàn)镹23和N24是正確的，Q通過(guò)CE24恢復(fù)過(guò)來(lái)，N7通過(guò)CE1恢復(fù)過(guò)來(lái)，N13和N14分別通過(guò)CE7和CE8恢復(fù)過(guò)來(lái)，N20通過(guò)CE14恢復(fù)過(guò)來(lái)。

情況4：發(fā)生翻轉(zhuǎn)的四個(gè)節(jié)點(diǎn)是四列C單元的輸入節(jié)點(diǎn)。例如，節(jié)點(diǎn)Q、N7、N13和N19發(fā)生翻轉(zhuǎn)，此時(shí)不會(huì)引起其它節(jié)點(diǎn)翻轉(zhuǎn)。因?yàn)镹23和N24是正確的，Q通過(guò)CE24恢復(fù)過(guò)來(lái)，而后N7、N13和N19經(jīng)鎖存器陣列的反饋恢復(fù)過(guò)來(lái)。綜上所述，本文提出的鎖存器可以實(shí)現(xiàn)QNUs的自恢復(fù)。

為了驗(yàn)證所提出的鎖存器對(duì)軟錯(cuò)誤的容忍能力，使用HSPICE仿真工具進(jìn)行粒子故障注入實(shí)驗(yàn)，仿真條件如下：采用PTM(Predictive Technology Model)32nm工藝，溫度設(shè)置為室溫25℃，供電電壓設(shè)置為0.9V，時(shí)鐘周期為2ns。鎖存器設(shè)計(jì)中的晶體管尺寸如下：PMOS晶體管尺寸均設(shè)為W/L=2，NMOS晶體管尺寸均設(shè)為W/L=1。

圖2顯示了所提出的鎖存器的故障注入仿真結(jié)果。仿真波形圖中閃電符號(hào)表示在該位置模擬故障注入。

圖2 LCQNUSRL故障注入

圖2(a)是模擬SNU和DNUs故障注入的仿真波形圖。如圖所示，對(duì)于SNU分別對(duì)Q和N9進(jìn)行故障注入；對(duì)于DNUs分別對(duì)(Q、N2)節(jié)點(diǎn)對(duì)和(Q、N7)節(jié)點(diǎn)對(duì)進(jìn)行故障注入。從波形圖中可以看出，所有翻轉(zhuǎn)的節(jié)點(diǎn)都可以自恢復(fù)到初始狀態(tài)。

圖2(b)是模擬TNUs故障注入的仿真波形圖。如圖所示，分別對(duì){Q N2，N3}，{Q，N2，N7}和{Q，N7，N13}3個(gè)節(jié)點(diǎn)組進(jìn)行故障注入，這3個(gè)節(jié)點(diǎn)組分別屬于情況1、情況2和情況3。從波形圖中可以看出，所有翻轉(zhuǎn)的節(jié)點(diǎn)都可以自恢復(fù)到初始狀態(tài)。

圖2(c)是模擬QNUs故障注入的仿真波形圖。如圖所示，分別對(duì){Q，N2，N3，N4}，{Q，N2，N3，N7}，{Q，N7，N13，N14}和{Q，N7，N13，N19}4個(gè)節(jié)點(diǎn)組進(jìn)行故障注入。從波形圖可以看出，{Q，N2，N3，N4}節(jié)點(diǎn)組故障注入后產(chǎn)生的其它節(jié)點(diǎn)翻轉(zhuǎn)數(shù)量最多，但所有翻轉(zhuǎn)的節(jié)點(diǎn)都可以自恢復(fù)到初始狀態(tài)。對(duì)于另外三種情況，所有翻轉(zhuǎn)的節(jié)點(diǎn)也都可以自恢復(fù)到初始狀態(tài)。綜上所述，本文提出的鎖存器實(shí)現(xiàn)了QNUs自恢復(fù)。

2 評(píng)估與對(duì)比

本節(jié)將提出的鎖存器與DNCS鎖存器[10]、DONUT鎖存器[11]、HRCE鎖存器[12]、TNU-Latch鎖存器[3]、LCTNURL鎖存器[7]、TNURL鎖存器[8]和LC-TSL鎖存器[9]在相同的仿真條件(32nm CMOS工藝，溫度設(shè)置為室溫25℃，供電電壓設(shè)置為0.9V，時(shí)鐘周期為2 ns)下進(jìn)行對(duì)比，包括可靠性、面積、延遲和功耗等方面的比較。

2.1 可靠性比較

各鎖存器可靠性比較結(jié)果如表1所示。從表1中可以看出，所提出的鎖存器具有QNUs自恢復(fù)能力，和另外7個(gè)鎖存器相比有著最高的可靠性。

表1 各鎖存器可靠性對(duì)比

2.2 開(kāi)銷(xiāo)比較

表2給出了所提出的鎖存器和7個(gè)加固鎖存器的開(kāi)銷(xiāo)對(duì)比。其中，功耗表示平均功耗(動(dòng)態(tài)和靜態(tài))，延遲表示D到Q的傳輸延遲，即從D到Q上升和下降延遲的平均值。

從表2的第3列數(shù)據(jù)可以看出，所提出的鎖存器的延遲僅次于DNUs自恢復(fù)鎖存器HRCE[12]，且僅增加了2.66%。從表2的第4列數(shù)據(jù)可以看出，本文所提出的鎖存器晶體管數(shù)量較多。為了實(shí)現(xiàn)更高的可靠性，本文結(jié)構(gòu)使用了較多的晶體管，但仍少于TNUs自恢復(fù)鎖存器TNURL[8]。

PDP能夠綜合衡量電路的功耗延遲特性，PDP越小，電路結(jié)構(gòu)的工作性能就越優(yōu)良[13]。從表2的第5列數(shù)據(jù)可以看出，與7個(gè)加固鎖存器相比，本文所提出的鎖存器的PDP僅次于DNUs自恢復(fù)鎖存器HRCE[12]。

表2 開(kāi)銷(xiāo)對(duì)比

為了使對(duì)比結(jié)果更加直觀，使用公式(1)和公式(2)來(lái)計(jì)算開(kāi)銷(xiāo)的相對(duì)變化。表3中給出了所提出的鎖存器和3個(gè)TNUs自恢復(fù)鎖存器的相對(duì)開(kāi)銷(xiāo)比較。從中可以看出，與三個(gè)鎖存器平均值相比功耗降低了32.94%，延遲降低了30.2%，PDP降低了53.35%，晶體管數(shù)量增加了25%，使用較多的晶體管實(shí)現(xiàn)了QNUs自恢復(fù)，有著更高的可靠性。

表3 開(kāi)銷(xiāo)的相對(duì)變化(%)

Δ=(本文提出結(jié)構(gòu)-對(duì)比結(jié)構(gòu))/對(duì)比結(jié)構(gòu)×100%

(1)

Δ平均值=(本文提出結(jié)構(gòu)-對(duì)比結(jié)構(gòu)平均值)/對(duì)比結(jié)構(gòu)平均值×100%

(2)

2.3 電壓和溫度的波動(dòng)分析

現(xiàn)代鎖存器對(duì)納米級(jí)技術(shù)中的電壓和溫度變化越來(lái)越敏感[14]，這里比較了8個(gè)鎖存器的功耗和延遲對(duì)電源電壓以及溫度變化的敏感性。圖3(a)和圖3(b)分別為電源電壓變化對(duì)鎖存器功耗和延遲的影響；圖4(a)和圖4(b)分別為溫度變化對(duì)鎖存器功耗和延遲的影響。電源電壓變化范圍為0.7～1.2V，溫度變化范圍為-40～100℃。

圖3(a)顯示了電源電壓變化對(duì)鎖存器功耗的影響。從圖中可以看出，功耗隨著電源電壓的增大而增大。這8個(gè)鎖存器中，DONUT[11]和TNURL[8]對(duì)電源電壓的變化更為敏感，所提出的鎖存器對(duì)電源電壓的變化并不敏感。圖3(b)顯示了電源電壓變化對(duì)鎖存器延遲的影響。從圖中可以看出，鎖存器的延遲隨著電源電壓的增大而減小。這8個(gè)鎖存器中，TNU-Latch[3]和DNCS[10]對(duì)電源電壓的變化更為敏感，所提出的鎖存器曲線(xiàn)波動(dòng)較小，對(duì)電源電壓變化的敏感性較小。

圖3 電源電壓變化對(duì)鎖存器功耗和延遲的影響

圖4(a)顯示了溫度變化對(duì)鎖存器功耗的影響。從圖中可以看出，8個(gè)鎖存器中，DONUT[11]和TNURL[8]對(duì)溫度的變化最為敏感，所提出的鎖存器對(duì)溫度的變化不敏感。圖4(b)顯示了溫度變化對(duì)鎖存器延遲的影響。從圖中可以看出，所提出的鎖存器的延遲對(duì)溫度變化相對(duì)穩(wěn)定。綜上所述，所提出的鎖存器對(duì)電壓和溫度的變化不敏感。

圖4 溫度變化對(duì)鎖存器功耗和延遲的影響

3 結(jié)論

本文基于32nm CMOS工藝提出了一種低成本的QNUs自恢復(fù)鎖存器(LCQNUSRL)。該鎖存器由24個(gè)C單元構(gòu)成，形成6×4的陣列結(jié)構(gòu)，構(gòu)建了四級(jí)過(guò)濾的容錯(cuò)機(jī)制。當(dāng)鎖存器內(nèi)部任意四個(gè)節(jié)點(diǎn)發(fā)生翻轉(zhuǎn)，經(jīng)過(guò)C單元的阻塞后，該鎖存器可自行恢復(fù)到正確值。HSPICE實(shí)驗(yàn)表明，所提出的鎖存器在功耗、延遲和PDP方面都有著一定的優(yōu)勢(shì)，并且對(duì)電壓和溫度的變化不敏感。