集成電路自適應(yīng)測試技術(shù)綜述

安慶師范大學(xué)計算機與信息學(xué)院 華 銘

通過對測試向量重排序來提高測試效率，降低測試成本是集成電路測試領(lǐng)域的熱點之一。本文綜述了自適應(yīng)測試技術(shù)，分析了每一種技術(shù)的優(yōu)缺點，指出了該技術(shù)的發(fā)展需求和方向。

1 集成電路測試現(xiàn)狀

隨著我國電子產(chǎn)業(yè)市場的不斷擴(kuò)大，中國對于芯片的需求日益增加，逐漸成為全球最大的市場。在國內(nèi)的相關(guān)產(chǎn)業(yè)發(fā)展中，集成電路的設(shè)計業(yè)始終是我國相關(guān)產(chǎn)業(yè)中最具發(fā)展活力的領(lǐng)域，并且增長也最為迅速。

2 研究意義

根據(jù)集成電路行業(yè)的摩爾定律可知，每經(jīng)過一年半到兩年時間，電路上元器件的數(shù)目都會成倍增加，導(dǎo)致芯片上的元器件數(shù)目不斷增加；同時，測試數(shù)據(jù)量也不斷增加，這使得測試成本以及測試溫度的變化不斷增加，為測試帶來了以下兩個難題。

2.1 數(shù)據(jù)量的成倍增長帶來的測試效率下降

隨著規(guī)模的持續(xù)增加，需要測試的項目也不斷增加。為了保障芯片的使用效果，由自動測試生成工具（Automatic Test Pattern Generation,ATPG）所產(chǎn)生的向量數(shù)量成倍增加，如圖1所示，近幾年測試數(shù)據(jù)量隨著電路的規(guī)模成倍增長。這樣的測試數(shù)據(jù)增長大大降低了測試的效率，提高了測試成本。

圖1 測試數(shù)據(jù)量隨時間的趨勢

2.2 數(shù)據(jù)量的提高導(dǎo)致的測試溫度變化以及功耗的增加

在測試模式的影響下，測試向量的不斷增加會導(dǎo)致功耗以及溫度的變化有所增加，被測電路如果出現(xiàn)較大的功耗導(dǎo)致溫度過高，將會損壞芯片，增加測試成本。

因為上面所說的原因，導(dǎo)致在芯片的制造生產(chǎn)過程中，在測試流程上的花費也越來越多。目前，如何節(jié)約測試成本已經(jīng)成為集成電路產(chǎn)業(yè)的重要問題。所以，需要我們改進(jìn)測試方法來降低測試成本。

3 自適應(yīng)測試

自適應(yīng)測試是一個通用概念，適用于多種方向。在大多數(shù)情況下，自適應(yīng)測試定義為：使用即時信息來更改所采用的測試方案，以提高測試質(zhì)量或減少測試時間的測試方案。

自適應(yīng)測試主要分為參數(shù)化數(shù)字測試、溫度和功率感知測試、缺陷定向測試以及延遲測試。其中，參數(shù)化數(shù)字測試是指通過調(diào)整測試極限來增加缺陷篩選能力。溫度和功率感知測試是指應(yīng)用短測試序列來計算被測芯片的溫度特性，根據(jù)傳感器數(shù)據(jù)，從多個預(yù)先計算的調(diào)度中選擇一個調(diào)度。缺陷定向測試是指為了適應(yīng)不同的缺陷特征，對芯片進(jìn)行學(xué)習(xí)后重排序，以提高測試效率。延遲測試是指因為工藝變化導(dǎo)致不同的路徑長度，對于不同的工藝角落選擇不同的關(guān)鍵路徑集合。

目前，自適應(yīng)測試算法和基于統(tǒng)計數(shù)據(jù)的測試優(yōu)化算法，正在成為降低測試成本提高測試效率的新領(lǐng)域，文中介紹了多種自適應(yīng)測試方法。本文的工作就是對自適應(yīng)測試的相關(guān)工作進(jìn)行介紹并加以研究。圖2是自適應(yīng)測試相關(guān)的結(jié)構(gòu)圖。

圖2 自適應(yīng)測試前饋和反饋結(jié)構(gòu)圖

4 自適應(yīng)測試研究現(xiàn)狀

近幾年，因為芯片在測試方面的難度不斷增加，許多學(xué)者都對自適應(yīng)測試展開了研究。以往許多測試方法的共同點是根據(jù)以往的經(jīng)驗以相同的方式對集成電路進(jìn)行測試，在確定測試方法后，將測試方法應(yīng)用于每個電路，直到芯片通過所有測試或其中一項測試不合格為止。但是，不斷增加的工藝變化，使這種對多種電路的方法在減少測試時間和提高測試質(zhì)量這兩個方面的效果不佳。為了解決此問題，測試者需要針對制造設(shè)備的多樣化，通過統(tǒng)計學(xué)的方式找出最合適的測試方法，這種測試方法就是自適應(yīng)測試。

近年來，有不少學(xué)者都在集成電路自適應(yīng)測試領(lǐng)域進(jìn)行了非常多的研究，例如Liu M等提出了一種基于質(zhì)量預(yù)測的細(xì)粒度自適應(yīng)測試算法，該算法是基于機器學(xué)習(xí)的細(xì)粒度自適應(yīng)算法。使用先前測試階段的參數(shù)測試結(jié)果，利用統(tǒng)計學(xué)算法對芯片建立預(yù)測質(zhì)量的模型。隨后，將預(yù)測的結(jié)果用K均值聚類算法分為兩組，對于兩組芯片使用不同的選擇方法實現(xiàn)細(xì)粒度的自適應(yīng)測試，從而在不增加缺陷水平的情況下降低測試成本。C.Yao等提提出了一種使用片上溫度傳感器的動態(tài)熱感知測試調(diào)度方法。在測試前，首先定義一個支持動態(tài)測試計劃的測試架構(gòu)，然后針對這個測試架構(gòu)開發(fā)算法。接下來，以ITC’02為基準(zhǔn)進(jìn)行模擬研究，借助片上溫度傳感器，尤其是具有多個內(nèi)核的芯片，可以大大提高熱感知測試計劃的性能。N.Aghaee提出了一種自適應(yīng)測試調(diào)度方法，該方法可解決溫度偏差并采取不同的措施，以提高測試速度和熱安全性。所提出的方法分為計算密集型離線階段和非常簡單的在線階段。在離線階段，構(gòu)建計劃樹，而在在線階段，基于溫度傳感器的讀數(shù)，逐步遍歷計劃樹中的適當(dāng)路徑。P.Shanmugasundaram等提出了一種具有內(nèi)置活動監(jiān)視器和自適應(yīng)測試時鐘的外部測試掃描電路。該方法在不超過指定峰值功率預(yù)算的情況下，加快低活動周期來減少從自動測試設(shè)備（ATE）進(jìn)行的外部測試的測試時間。Singh A D提出了一種針對低電壓DVFS故障的最小化系統(tǒng)級適應(yīng)性測試算法。這種算法是在測試前收集早期的參數(shù)和掃描測試的結(jié)果，通過處理選擇性地跳過對芯片進(jìn)行的系統(tǒng)級測試（System Level Test,SLT），在減少測試時間的同時，對缺陷率（Defective Parts Per Million,DPPM）的影響也較小。詹文法等提出了一種集成電路測試流程分級動態(tài)調(diào)整方法。該方法通過統(tǒng)計樣本集成電路中每種測試類型和每條測試向量的測試故障率來建立貝葉斯概率模型,根據(jù)其命中故障點的概率高低分級調(diào)整它們的加載順序。隨著測試的進(jìn)行,不斷收集測試數(shù)據(jù)，動態(tài)更新測試類型和測試向量的測試故障率，同步調(diào)整測試類型以及測試向量的加載順序。

結(jié)束語：通過對國內(nèi)外現(xiàn)有的自適應(yīng)測試技術(shù)的研究，不難看出，雖然該方法滿足了對數(shù)據(jù)量大的電路的測試，但是也還存在著一些不足：（1）大多數(shù)方案是靜態(tài)的，沒有考慮到制造工藝、測試設(shè)備、測試環(huán)境對測試結(jié)果的影響，同時也忽略了故障之間的相關(guān)性。（2）現(xiàn)有的方案大都只解決一個問題，缺少同時控制參數(shù)與測試時間的方案。

后續(xù)研究需要開發(fā)更高質(zhì)量的自適應(yīng)測試方案，以滿足集成電路發(fā)展的需要。