基于全碳化硅功率組件的變流器母排雜散電感解析計(jì)算方法

劉 博 劉偉志 董 侃 馬 強(qiáng) 刁利軍

基于全碳化硅功率組件的變流器母排雜散電感解析計(jì)算方法

劉 博1劉偉志2董 侃2馬 強(qiáng)3刁利軍1

（1. 北京交通大學(xué)電氣工程學(xué)院 北京 100044 2. 中國(guó)鐵道科學(xué)研究院機(jī)車車輛研究所/北京縱橫機(jī)電技術(shù)開(kāi)發(fā)公司 北京 100094 3. 中車長(zhǎng)春軌道客車股份有限公司 長(zhǎng)春 130000）

碳化硅（SiC）器件的高開(kāi)關(guān)速度使得其對(duì)雜散參數(shù)更為敏感，容易激發(fā)高頻振蕩和超調(diào)。因此需要對(duì)功率回路雜散電感進(jìn)行準(zhǔn)確計(jì)算，其中以母排電感最為關(guān)鍵。該文首先對(duì)現(xiàn)有母排電感計(jì)算方法分析比較，并提出一種考慮趨膚效應(yīng)影響的母排電感計(jì)算方法；在此基礎(chǔ)上，結(jié)合有限元仿真定量分析空間幾何參數(shù)、器件布局和母排開(kāi)孔等因素對(duì)母排電感的影響，并通過(guò)最小二乘逼近得到多異結(jié)構(gòu)母排電感解析計(jì)算公式。最后，使用該方法計(jì)算1 200V/423A SiC MOSFET測(cè)試平臺(tái)的母排電感，并分別與Ansys Q3D仿真提取結(jié)果和實(shí)驗(yàn)測(cè)試結(jié)果對(duì)比，結(jié)果表明，該方法計(jì)算大功率變流器疊層母排雜散電感具有較高的實(shí)用性和準(zhǔn)確性，可為SiC MOSFET的應(yīng)用研究和疊層母排的布局設(shè)計(jì)提供有益支撐。

疊層母排 雜散電感 解析計(jì)算 雙脈沖測(cè)試

0 引言

近年來(lái)，碳化硅（Silicon Carbide, SiC）MOSFET憑借導(dǎo)熱系數(shù)高、阻斷電壓高等優(yōu)勢(shì)在電動(dòng)汽車[1]、船舶電力[2]和軌道交通[3]等領(lǐng)域獲得了廣泛應(yīng)用。由于SiC MOSFET具有良好的開(kāi)關(guān)特性，目前，基于SiC MOSFET的電力電子裝置的開(kāi)關(guān)頻率已經(jīng)達(dá)到MHz級(jí)，很大程度上提升了系統(tǒng)的功率密度[4-5]。但是，SiC MOSFET開(kāi)關(guān)動(dòng)作時(shí)，過(guò)大的d/d在與回路電感的作用下感生出較高的電氣應(yīng)力[6]，同時(shí)還可能導(dǎo)致高頻噪聲[7]和傳導(dǎo)干擾[8]等問(wèn)題。為了對(duì)系統(tǒng)中額外應(yīng)力和高頻振蕩等非理想特性進(jìn)行評(píng)估，要對(duì)功率回路的雜散電感進(jìn)行準(zhǔn)確提取[9]。

回路電感由器件內(nèi)部雜散電感、支撐電容寄生電感以及母排電感組成。其中器件雜散電感和支撐電容寄生電感可以由數(shù)據(jù)手冊(cè)獲得，而母排電感的準(zhǔn)確提取一直受到專家學(xué)者的關(guān)注。目前，母排雜散電感的提取方法主要有數(shù)值計(jì)算法、測(cè)量法和解析法[10]三種：數(shù)值計(jì)算法主要通過(guò)有限元分析或部分單元等效電路的方法求解麥克斯韋方程，結(jié)合母排的材料、尺寸等影響因子從而得到電感值，這種方法可以獲得影響規(guī)律，但需要大量的仿真結(jié)果進(jìn)行歸納，仿真時(shí)間太長(zhǎng)[11]；測(cè)量法可以很好地對(duì)母排電感進(jìn)行較為準(zhǔn)確的提取，但是卻不能解釋其背后更深層次的物理意義[12]；解析法雖然推導(dǎo)過(guò)程較為繁瑣，但是計(jì)算迅速，同時(shí)可以深入地了解母排電感變化的物理機(jī)制，為低感母排的優(yōu)化設(shè)計(jì)提供理論依據(jù)[13]。目前研究主要集中在針對(duì)平行雙導(dǎo)線和同軸線的分析[14-15]，關(guān)于平行板電感分析模型的文獻(xiàn)較少，文獻(xiàn)[16-17]分別提供一種計(jì)算公式，但是并未給出詳細(xì)推導(dǎo)過(guò)程和驗(yàn)證。

針對(duì)以上問(wèn)題，本文在前人研究的基礎(chǔ)上，建立疊層母排的物理模型，從電感產(chǎn)生的機(jī)理出發(fā)，進(jìn)一步考慮高頻應(yīng)用環(huán)境影響，得到更高精度疊層母排電感的解析式?；诖?，定量分析了結(jié)構(gòu)參數(shù)與元器件布局對(duì)母排電感的影響，得到多異結(jié)構(gòu)母排的數(shù)學(xué)模型。最后，設(shè)計(jì)了一款疊層母排，將解析式計(jì)算結(jié)果與傳統(tǒng)電感提取方法對(duì)比，驗(yàn)證了本文提出模型的有效性和正確性，可以為后續(xù)疊層母排的優(yōu)化設(shè)計(jì)提供一定參考。

1 疊層母排雜散電感計(jì)算方法

1.1 傳統(tǒng)的雜散電感提取方法

電感是表征回路包含磁能的能力，被定義為

圖1 疊層母排模型

傳統(tǒng)電感模型將母排近似為雙傳輸線，則內(nèi)磁通可以表示為

式中，0為磁導(dǎo)率，0=4p×10-7H/m；為導(dǎo)體半徑；為積分變量；為導(dǎo)體長(zhǎng)度。

內(nèi)電感可表示為

將內(nèi)、外電感相加可以得到母排計(jì)算公式為

在上述計(jì)算過(guò)程中，將母排近似為圓直導(dǎo)線進(jìn)行計(jì)算，但由于導(dǎo)體為方形，與圓直導(dǎo)線存在一定誤差。此外，對(duì)于疊層母排，除導(dǎo)體自感外，互感對(duì)總電感的影響也非常大，但該方法未能考慮互感的影響。

1.2 基于安培環(huán)路定律的雜散電感提取方法

由于電流鏡像流過(guò)正負(fù)母排，且間距極小，因此疊層母排互感較大，從而降低母排整體電感。但是互感計(jì)算方法極其復(fù)雜，并且很難給出準(zhǔn)確的表達(dá)式。文獻(xiàn)[18]提出一種計(jì)算方法，將正負(fù)母排作為整體進(jìn)行分析。

由于將母排作為整體，在分析磁場(chǎng)時(shí)，上、下導(dǎo)體所產(chǎn)生的磁場(chǎng)將互相抵消，對(duì)導(dǎo)體內(nèi)部而言，只存在平行于導(dǎo)體截面的磁場(chǎng)，磁場(chǎng)強(qiáng)度為/(2)，根據(jù)安培環(huán)路定理得

式中，為磁場(chǎng)強(qiáng)度，母排電感表示為

1.3 考慮趨膚效應(yīng)影響的提取方法

由于開(kāi)關(guān)器件的高頻環(huán)境，除了母排結(jié)構(gòu)尺寸之外，還應(yīng)考慮趨膚效應(yīng)對(duì)母排電流分布的影響。1.2節(jié)所述計(jì)算方法中，未考慮趨膚效應(yīng)的影響，由于正負(fù)銅排間距很小，且趨膚深度遠(yuǎn)小于母排厚度，因此趨膚效應(yīng)引入的計(jì)算誤差較大。由于導(dǎo)體對(duì)電流有趨膚效應(yīng)，電流主要分布在趨膚深度中，趨膚深度表達(dá)式為

根據(jù)式（8）對(duì)導(dǎo)體內(nèi)電感計(jì)算公式進(jìn)行修正，考慮趨膚效應(yīng)情況下導(dǎo)體內(nèi)部的磁通環(huán)路面積為

磁通量為

母排內(nèi)電感為

結(jié)合式（7）～式（11），給出考慮趨膚效應(yīng)時(shí)的母排電感計(jì)算公式為

2 仿真模型與空間幾何參數(shù)分析

根據(jù)式（12），影響疊層母排雜散電感的空間幾何參數(shù)主要有母排長(zhǎng)度、厚度、寬度以及正負(fù)母排間距。為了更清楚地認(rèn)識(shí)空間幾何參數(shù)的影響規(guī)律，在Ansys Q3D軟件中對(duì)母排模型進(jìn)行仿真。雜散電感的計(jì)算、電流路徑的仿真均跟變換器工作頻率等有一定關(guān)系，本文以1 200V/423A的全SiC雙脈沖測(cè)試平臺(tái)為研究對(duì)象，變換器工作頻率為50kHz，平臺(tái)直流側(cè)采用2支1 120mF的支撐電容并聯(lián)。

2.1 仿真模型

首先對(duì)規(guī)則母排進(jìn)行建模，直流母排的3D模型如圖2所示，圖2中，母排包括正負(fù)母排兩層導(dǎo)電層，=400mm,=250mm,=1mm,=0.5mm。

圖2 直流母排模型

根據(jù)母排的電流流向?qū)φ?fù)導(dǎo)電層分別添加激勵(lì)。每個(gè)導(dǎo)電層選取電流流入面作為Source，電流流出面作為Sink，并將整個(gè)導(dǎo)電層設(shè)置為一個(gè)Signal Net。仿真設(shè)定的最大頻率、最大步長(zhǎng)可以采用文獻(xiàn)[19]提出的計(jì)算公式獲得，分析某一幾何參數(shù)影響時(shí)，其他因子按照?qǐng)D2標(biāo)注尺寸取值。

2.2 電感計(jì)算方法驗(yàn)證

使用Ansys Q3D軟件對(duì)直流母排進(jìn)行有限元仿真，將本文所提出母排電感計(jì)算方法與現(xiàn)有計(jì)算方法、仿真結(jié)果進(jìn)行對(duì)比。圖3為在不同計(jì)算模型和仿真條件下，動(dòng)態(tài)調(diào)整各影響因子得到的母排電感。M1為傳統(tǒng)雜散電感提取方法，M2為基于安培環(huán)路定律的計(jì)算方法，M3為本文在考慮趨膚效應(yīng)影響下提出的改進(jìn)算法。

由圖3可以看出，傳統(tǒng)算法模型由于未能考慮互感影響，且將矩形母排等效為傳輸線，導(dǎo)致模型與實(shí)際情況差距較大，因此誤差較大。方法M2基于安培環(huán)路定律的雜散電感提取方法將正負(fù)母排作為整體分析內(nèi)外電感，避免了互感計(jì)算復(fù)雜的問(wèn)題，模型具有較高的準(zhǔn)確性，但由于未考慮趨膚效應(yīng)影響，計(jì)算結(jié)果與仿真結(jié)果存在較大誤差。

本文在方法M2的基礎(chǔ)上，分析了疊層母排的趨膚效應(yīng)，并通過(guò)計(jì)算趨膚深度重新確立了磁通回路，進(jìn)一步給出了母排電感計(jì)算公式，計(jì)算值與仿真結(jié)果基本趨于一致，驗(yàn)證了理論分析的正確性。

2.3 幾何參數(shù)分析

根據(jù)圖3中曲線對(duì)母排電感與空間幾何參數(shù)的關(guān)系進(jìn)行分析。在母排間距、厚度和寬度一定的情況下，隨著回路長(zhǎng)度的增加，母排電感隨長(zhǎng)度呈線性增長(zhǎng)，當(dāng)長(zhǎng)度達(dá)到200mm時(shí)，母排電感為1.23nH，長(zhǎng)度為400mm時(shí)，電感為2.38nH，增大了93.5%。寬度為100mm時(shí)，電感為5.5nH，增加到200mm時(shí)電感降為2.78nH。寬度從30mm到250mm，每增加一倍，降幅約為50%，基本呈線性變化。間距從0.5mm變化到1mm，電感增大了34.9%，厚度從1mm增加到2mm，電感增大了30%。母排越寬，電流路徑越寬，將母排剖分為無(wú)數(shù)細(xì)導(dǎo)線，寬度增大則可以理解為并聯(lián)導(dǎo)線數(shù)量增加，電感相應(yīng)減小。母排長(zhǎng)度、厚度和層間距離增加時(shí)，正負(fù)母排圍成的回路面積增加，因此增加了電感量。

根據(jù)仿真結(jié)果的定量分析，長(zhǎng)度和寬度變化對(duì)母排的影響最大，但是母排長(zhǎng)度和寬度受裝置整體布局制約較大，很難成倍變化。設(shè)計(jì)母排時(shí)，應(yīng)盡量增大器件的橫向布局幅度。另外，母排厚度關(guān)乎導(dǎo)體載流量，在耐壓范圍內(nèi)，應(yīng)通過(guò)減小正負(fù)母排距離減小雜散電感。

3 多異結(jié)構(gòu)母排建模分析

實(shí)際應(yīng)用中，疊層母排并不是特定的規(guī)則導(dǎo)體，而是受到器件布局、連接等諸多因素影響?；诖耍疚耐ㄟ^(guò)梳理引起母排電感增量的常見(jiàn)因素，結(jié)合Ansys Q3D仿真和最小二乘擬合，從數(shù)學(xué)角度定量分析母排電感。

3.1 最小二乘擬合原理

令

求解公式

所求多項(xiàng)式為

誤差二次方和為

3.2 元器件對(duì)母排電感的影響

疊層母排作為功率主回路的連接線，主要接入器件為母線電容、吸收電容和功率器件。功率器件及母排模型如圖4所示。由于正負(fù)端子之間的距離，圖4中電流Ⅱ不存在耦合電流，無(wú)論電容還是功率器件，正負(fù)接口間距都會(huì)導(dǎo)致母排的耦合面積減小，從而影響母排電感。

圖4 功率器件及母排模型

為分析元器件正負(fù)端口間距對(duì)母排電感的影響。在Ansys Q3D中構(gòu)建3D母排模型（=300mm，=100mm，=1mm，=1mm）。首先，確定元器件相對(duì)位置關(guān)系。通常情況，功率器件和吸收電容的位置固定，需要對(duì)比分析母線電容布局對(duì)母排電感的影響。圖5列舉了四種母線電容布局方式比較。

圖5 母線電容布局方式比較

通過(guò)仿真得到不同母線電容布局對(duì)應(yīng)母排電感見(jiàn)表1，布局Ⅳ中，耦合面積最小，因此電感最大；布局Ⅲ中，電感最小，相較Ⅰ、Ⅱ兩種方式降低了5.8%。因此母線電容布局方式采用布局Ⅲ。

表1 不同母線電容布局對(duì)應(yīng)母排電感

Tab.1 Busbar inductance values for different bus capacitor layouts

通過(guò)逐步增大正負(fù)端口距離pn，得到不同（=pn/）對(duì)應(yīng)的電感值。一次、二次擬合曲線及其與仿真結(jié)果的誤差如圖6所示，圖中，1、2分別為一次、二次擬合對(duì)應(yīng)的誤差。從圖6可以看出，在母排長(zhǎng)度固定的情況下，正負(fù)母排電流耦合面積減小，母排電感增大。器件正負(fù)端子距離每增大10mm，電感增大約2.3nH，母排電感與端口尺寸近似呈線性關(guān)系。

可以看出，器件端口超過(guò)15mm后，一次、二次擬合誤差均不超過(guò)0.7nH。為了盡可能簡(jiǎn)化計(jì)算方法，根據(jù)數(shù)據(jù)擬合結(jié)果，給出由元器件正負(fù)端口距離引起的電感增量為

圖6 元器件正負(fù)端口對(duì)電感的影響

式中，=pn/，pn為元器件正負(fù)端口距離。

3.3 開(kāi)孔對(duì)電感的影響

為了使用螺栓將元器件與母排進(jìn)行安全的電氣連接，需要在母排上開(kāi)孔，另外存在控制線等穿過(guò)母排的情況，也需開(kāi)孔。而開(kāi)孔將會(huì)使得電流路徑變窄，從而導(dǎo)致電感增大。開(kāi)孔有在單層導(dǎo)電體開(kāi)槽和在雙層母排對(duì)稱開(kāi)孔兩種情況。在3.2節(jié)中搭建的母排上做開(kāi)孔仿真，獲得開(kāi)孔半徑為2.5mm到15mm的母排電感值，開(kāi)孔面積對(duì)母排電感的影響和擬合曲線誤差如圖7所示。

圖7 開(kāi)孔面積對(duì)母排電感的影響和擬合曲線誤差

對(duì)于單層開(kāi)孔情況，采用一次擬合，最大誤差為0.15nH，低于3%，與二次擬合差距不大，為簡(jiǎn)化運(yùn)算，采用一次擬合結(jié)果。雙層開(kāi)孔時(shí)，二次擬合誤差明顯優(yōu)于一次擬合，因此采用二次擬合，最大誤差小于0.02nH，誤差精度可控制在0.22%以內(nèi)。

式中，1=1/；2=2/。

雙層開(kāi)孔使得母排電流路徑變窄，阻抗變大，電感值出現(xiàn)增加；而單層開(kāi)孔，除去電流路徑的影響之外，耦合面積減小，電感值增大幅度更大。由圖7可看出，開(kāi)孔半徑為10mm時(shí)，雙層孔增量為0.55nH，單層孔電感增量達(dá)到1.94nH，為雙層孔的3.5倍。

開(kāi)孔位置和開(kāi)孔形狀將會(huì)影響電流路徑，進(jìn)而改變母排電感值。在寬度和長(zhǎng)度方向不同位置處開(kāi)孔（半徑相同），圖8統(tǒng)計(jì)了不同位置開(kāi)孔對(duì)母排電感的影響，b為開(kāi)孔在母排寬度上的所處位置，l為開(kāi)孔在母排長(zhǎng)度上的所處位置。

圖8 不同位置開(kāi)孔對(duì)母排電感的影響

結(jié)果表明，開(kāi)孔位置在寬度上變化時(shí)，越靠近中心位置雜散電感越小，最大值bmax=6.17nH，最小值bmin=5.97nH。其原因在于開(kāi)孔位置靠近邊緣時(shí)，會(huì)使得孔洞兩側(cè)阻抗差距較大，電流將會(huì)更多地繞行阻抗較小一側(cè)，因此靠近邊緣位置開(kāi)孔將會(huì)使得部分電流路徑相對(duì)增大，電感值增加。而孔洞在長(zhǎng)度方向上移動(dòng)不改變電流路徑，因此對(duì)母排電感值幾乎不產(chǎn)生影響，仿真結(jié)果與理論分析一致。綜上，根據(jù)開(kāi)孔位置不同，式（18）母排增量公式應(yīng)乘以相應(yīng)的調(diào)節(jié)系數(shù)b。

孔洞改變電流路徑，因此應(yīng)考慮開(kāi)孔形狀對(duì)母排電感的影響。圖9列舉了四種不同開(kāi)孔形狀及其電流分布（孔洞面積相同），采用Ansys Q3D仿真得到母排電感見(jiàn)表2，與C、D兩種類型相比，A、B兩種開(kāi)孔方式的電感最大能降低3.55%，因此在母排開(kāi)孔時(shí)應(yīng)盡量選擇A或B。本文開(kāi)孔分析以圓孔為例，對(duì)于其他開(kāi)孔類型對(duì)應(yīng)的電感增量應(yīng)乘以調(diào)節(jié)系數(shù)S，S=0.965～1。

式中，SA、SD分別為長(zhǎng)方形開(kāi)孔和圓形開(kāi)孔時(shí)的母排電感。

圖9 不同開(kāi)孔形狀及其電流分布

表2 各開(kāi)孔形狀下的母排電感

Tab.2 Busbar inductance values under each opening shape

3.4 疊層母排數(shù)學(xué)模型

規(guī)則形狀的疊層母排電感可以由式（12）進(jìn)行計(jì)算。綜合元器件布局、尺寸和開(kāi)孔位置、形狀、大小等因素對(duì)電感的影響分析，給出多異結(jié)構(gòu)疊層母排的電感計(jì)算方法為

式中，base為規(guī)則形狀母排電感。

4 方法驗(yàn)證

為評(píng)估理論分析的正確性，以1 200V/423A的SiC MOSFET雙脈沖測(cè)試平臺(tái)為例，對(duì)本文提出的疊層母排計(jì)算方法進(jìn)行驗(yàn)證。

4.1 母排模型和實(shí)驗(yàn)平臺(tái)

雙脈沖測(cè)試平臺(tái)的母排俯視圖和側(cè)視圖如圖10所示，圖中標(biāo)注尺寸單位為mm。

圖10 疊層母排模型

雙脈沖測(cè)試平臺(tái)如圖11所示。圖11b中，雙脈沖測(cè)試平臺(tái)按照?qǐng)D11a所示的電路搭建，圖中，T0～T3為4個(gè)測(cè)試點(diǎn)。其中，被測(cè)開(kāi)關(guān)器件SiC MOSFET使用的是Cree公司生產(chǎn)的CAS300M12BM2；驅(qū)動(dòng)板使用Agile Switch的62EM1-62mm；示波器采用的是YOKOGAWA的DLM2024，帶寬200MHz。電流采用羅氏線圈獲得；雙脈沖信號(hào)由Firstack的雙脈沖測(cè)試儀獲得。

圖11 雙脈沖測(cè)試平臺(tái)

4.2 模型驗(yàn)證

測(cè)試過(guò)程中使用電壓探頭測(cè)量SiC MOSFET兩端電壓03和支撐電容兩端電壓13。使用羅氏線圈測(cè)量漏極電流d。圖12為700V/300A工況下雙脈沖實(shí)驗(yàn)波形，利用該過(guò)程計(jì)算母排電感。

圖12 關(guān)斷過(guò)程波形

母排電感可以采用關(guān)斷電流下降斜率dd/d和關(guān)斷電壓過(guò)程電壓尖峰peak計(jì)算，即

功率回路電感主要包括支撐電容寄生電感sn、母排電感bb（bb=bb1+bb2）、源極電感S和漏極電感D四部分，其中，bb1、bb2分別為正負(fù)母排電感。因此母排電感為

在雜散電感的提取實(shí)驗(yàn)中存在很多非理想因素，如電壓、電流的讀數(shù)誤差，電流變化率選取時(shí)段不同造成偏差。表3統(tǒng)計(jì)了700V/300A工況下回路中各部分雜散參數(shù)提取結(jié)果，可以看出，母排電感值偏低，而支撐電容寄生電感和功率模塊寄生電感偏高，這是由于在測(cè)試過(guò)程中將電壓探頭夾在母排上，人為縮短了母排回路，從而導(dǎo)致支撐電容寄生電感和器件測(cè)量結(jié)果偏高，在計(jì)算疊層母排電感時(shí)，回路電感采用實(shí)驗(yàn)測(cè)量值，器件寄生電感d和支撐電容寄生電感sn采用數(shù)據(jù)手冊(cè)值（器件寄生電感d=s+D，回路電感l(wèi)oop=sn+bb+d），疊層母排的計(jì)算結(jié)果為bb=60.55-20-15=25.55nH。

表3 各部分電感

Tab.3 Inductance of each part （單位: nH）

目前，疊層母排電感的常規(guī)獲取手段包括有限元仿真、實(shí)驗(yàn)測(cè)量和模型計(jì)算三種。表4給出三種提取方法下圖10所示母排的電感，并以本文方法為標(biāo)準(zhǔn)值進(jìn)行誤差分析，與Ansys Q3D仿真結(jié)果和實(shí)驗(yàn)測(cè)量結(jié)果進(jìn)行對(duì)比。

表4 不同方法獲得母排電感

Tab.4 Different methods to obtain the busbar inductance value

本文計(jì)算方法與仿真和實(shí)驗(yàn)結(jié)果基本吻合，具有較高精度，驗(yàn)證了本文所提出疊層母排電感計(jì)算方法的有效性。

5 結(jié)論

本文針對(duì)疊層母排電感解析計(jì)算問(wèn)題開(kāi)展研究。通過(guò)仿真分析與數(shù)學(xué)模型相結(jié)合，得到了多異結(jié)構(gòu)疊層母排電感的解析公式，主要包括以下內(nèi)容：

1）分析了高頻環(huán)境下，趨膚效應(yīng)對(duì)母排電感的影響，并給出考慮趨膚深度的疊層母排電感數(shù)學(xué)計(jì)算方法，結(jié)果表明：高頻環(huán)境下，電流主要流經(jīng)導(dǎo)體表面，本文給出的規(guī)則疊層母排計(jì)算公式誤差低于5%，準(zhǔn)確度得到較大提升。

2）以雙極板疊層母排為研究對(duì)象，研究了功率器件布局和母排開(kāi)孔位置、大小等對(duì)母排電感的影響，并結(jié)合Q3D仿真定量的給出電感增量解析公式。結(jié)合規(guī)則母排模型，給出多異結(jié)構(gòu)母排電感解析計(jì)算方法。

3）采用本文所提計(jì)算方法對(duì)基于SiC MOSFET雙脈沖測(cè)試平臺(tái)的多異結(jié)構(gòu)疊層母排電感進(jìn)行計(jì)算，與實(shí)驗(yàn)結(jié)果誤差為7.26%，不足2nH，驗(yàn)證了該方法的有效性和準(zhǔn)確性。

[1] Millan J, Godignon P, Perpina X, et al. A survey of wide bandgap power semiconductor devices[J]. IEEE Transactions on Power Electronics, 2014, 29(5): 2155-2163.

[2] Yin Shaobo, Xia Jinhui, Zhao Zhen, et al. Fast restarting of free-running induction motors under speed-sensorless vector control[J]. IEEE Transactions on Industrial Electronics, 2020, 67(7): 6124-6134.

[3] Diao Lijun, Du Huiqing, Shu Zhan, et al. A comparative study between AI-HM and SPD-HM for railway auxiliary inverter with pulsating DC link[J]. IEEE Transactions on Industrial Electronics, 2017, 65(7): 5816-5825.

[4] 張建忠, 吳海富, 張雅倩, 等. 一種SiC MOSFET諧振門(mén)極驅(qū)動(dòng)電路[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(16): 3453-3459.

Zhang Jianzhong, Wu Haifu, Zhang Yaqian, et al. A resonant gate driver for SiC MOSFET[J]. Transa- ctions of China Electrotechnical Society, 2020, 35(16): 3453-3459.

[5] 王莉娜, 馬浩博, 袁愷, 等. SiC MOSFET半橋電路開(kāi)關(guān)瞬態(tài)過(guò)電流、過(guò)電壓建模與影響因素分析[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(17): 3652-3665.

Wang Lina, Ma Haobo, Yuan Kai, et al. Modeling and analysis of influencing factors of transient over- current and overvoltage in SiC MOSFET half-bridge circuit switches[J]. Transactions of China Electrotechnical Society, 2020, 35(17): 3652-3665.

[6] 朱義誠(chéng), 趙爭(zhēng)鳴, 王旭東, 等. SiC MOSFET與SiC SBD換流單元瞬態(tài)模型[J]. 電工技術(shù)學(xué)報(bào), 2017, 32(12): 58-69.

Zhu Yicheng, Zhao Zhengming, Wang Xudong, et al. Transient model of switching unit between SiC MOSFET and SiC SBD[J]. Transactions of China Electrotechnical Society, 2017, 32(12): 58-69.

[7] Sakairi H, Yanagi T, Otake H, et al. Measurement methodology for accurate modeling of SiC MOSFET switching behavior over wide voltage and current ranges[J]. IEEE Transactions on Power Electronics, 2018, 33(9): 7314-7325.

[8] 江師齊, 劉藝濤, 銀杉, 等. 基于噪聲源阻抗提取的單相逆變器電磁干擾濾波器的設(shè)計(jì)[J]. 電工技術(shù)學(xué)報(bào), 2019, 34(17): 3552-3562.

Jiang Shiqi, Liu Yitao, Yin Shan, et al. Design of electromagnetic interference filter for single-phase inverter based on noise source impedance extra- ction[J]. Transactions of China Electrotechnical Society, 2019, 34(17): 3552-3562.

[9] 謝佳季, 游小杰, 郭希錚, 等. 基于SiC MOSFET的輔助變流器應(yīng)用研究[J]. 電源學(xué)報(bào), 2017, 15(2): 67-76.

Xie Jiaji, You Xiaojie, Guo Xizheng, et al. Appli- cation of auxiliary converter based on SiC MOSFET[J]. Journal of Power Supply, 2017, 15(2): 67-76.

[10] Shi Yuliang, Xie Ren, Wang Lu, et al. Switching characterization and short-circuit protection of 1200V SiC MOSFET T-type module in PV inverter appli- cation[J]. IEEE Transactions on Industrial Electronics, 2017, 64(11): 9135-9143.

[11] 金祝鋒, 李威辰, 胡斯登, 等. 大容量電力電子裝置中母排雜散電感提取方法的優(yōu)化研究[J]. 電工技術(shù)學(xué)報(bào), 2017, 32(14): 1-7.

Jin Zhufeng, Li Weichen, Hu Sideng, et al. Optimi- zation study of bus bar stray inductance extraction method in large-capacity power electronic devices[J]. Transactions of China Electrotechnical Society, 2017, 32(14): 1-7.

[12] Reigosa P D, Iannuzzo F, Luo H, et al. A short-circuit safe operation area identification criterion for SiC MOSFET power modules[J]. IEEE Transactions on Industry Applications, 2017, 53(3): 2880-2887.

[13] Hazra S, Madhusoodhanan S, Moghaddam G K, et al. Design considerations and performance evaluation of 1200V 100A SiC MOSFET-based two-level voltage source converter[J]. IEEE Transactions on Industry Applications, 2016, 52(5): 4257-4268.

[14] 劉欣, 王利桐, 梁貴書(shū), 等. 壓裝組件中圓柱形母線的部分電感計(jì)算方法[J]. 電工技術(shù)學(xué)報(bào), 2020, 35(增刊1): 1-9.

Liu Xin, Wang Litong, Liang Guishu, et al. Com- puting method for partial inductance of cylindrical busbar conductor[J]. Transactions of China Electro- technical Society, 2020, 35(S1): 1-9.

[15] Ruehli, Albert E, Antonini, et al. Skin-effect loss models for time- and frequency-domain PEEC Solver[J]. Proceedings of the IEEE, 2013, 101(2): 451-472.

[16] 阮杰, 劉暢, 李廣卓, 等. 適用于器件并聯(lián)型ANPC拓?fù)涞牡透携B層母排設(shè)計(jì)方法[J]. 高電壓技術(shù), 2019, 45(7): 2093-2100.

Ruan Jie, Liu Chang, Li Guangzhuo, et al. A low inductance laminated bus design method for device parallel ANPC topology[J]. High Voltage Engineering, 2019, 45(7): 2093-2100.

[17] Caponet M C, Profumo F, De Doncker R W, et al. Low stray inductance bus bar design and construction for good EMC performance in power electronic circuits[J]. IEEE Transactions on Power Electronics, 2000, 17(2): 225-231.

[18] 劉峰, 馬伯樂(lè), 楊光. 大功率變流器模塊主電路雜散電感分析[J]. 機(jī)車電傳動(dòng), 2013, 1(6): 15-19.

Liu Feng, Ma Bole, Yang Guang. Stray inductance analysis of main circuit of high-power converter module[J]. Locomotive Electric Drive, 2013, 1(6): 15-19.

[19] 朱俊杰, 原景鑫, 聶子玲, 等. 基于全碳化硅功率組件的疊層母排優(yōu)化設(shè)計(jì)研究[J]. 中國(guó)電機(jī)工程學(xué)報(bào), 2019, 39(21): 6383-6393.

Zhu Junjie, Yuan Jingxin, Nie Ziling, et al. Research on optimal design of laminated busbars based on full silicon carbide power modules[J]. Proceedings of the CSEE, 2019, 39(21): 6383-6393.

Analytical Calculation Method for Stray Inductance of Converter Busbar Based on Full Silicon Carbide Power Module

12231

（1. School of Electrical Engineering Beijing Jiaotong University Beijing 100044 China 2. Locomotive & Vehicle Research Institute of China Academy of Railway Sciences Beijing Zongheng Electro-Mechanical Technology Co. Ltd Beijing 100094 China 3. CRRC Changchun Railway VEHICLES Co. Ltd Changchun 130000 China）

The high switching speed of silicon carbide (SiC) devices makes them more sensitive to stray parameters and easily excites high-frequency oscillations and overshoot. Therefore, it is necessary to accurately calculate the stray inductance of the power circuit, and the busbar inductance is the most critical. This paper first analyzes and compares existing busbar models, and proposes a calculation method of busbar inductance that takes into account the skin effect. On this basis, based on finite element simulation, the influence of spatial geometric parameters, device layout and busbar openings on the busbar inductance is quantitatively analyzed. Moreover, through the least squares approximation, the analytical calculation formula for the inductance of the busbar with multiple different structures is obtained. Finally, this method is used to calculate the bus inductance of the 1 200V/423A SiC MOSFET test platform, and the results are compared with Ansys Q3D simulation results and experimental results. It is shown that this method has high practicality and accuracy in calculating the stray inductance of high-power converter laminated busbars, which can provide useful support for the application research of SiC MOSFETs and the layout design of laminated busbars.

Laminated busbars, stray inductance, analytical calculation, double-pulse-test

TM46

10.19595/j.cnki.1000-6753.tces.L90080

國(guó)家重點(diǎn)研發(fā)計(jì)劃項(xiàng)目（2020YFF0304103）和北京市科委項(xiàng)目（Z181100004418005）資助。

2020-06-20

2021-01-06

劉 博 男，1996年生，碩士，研究方向?yàn)樾滦碗娏﹄娮悠骷?yīng)用。E-mail: 18121460@bjtu.edu.cn

刁利軍 男，1980年生，教授，博士生導(dǎo)師，研究方向?yàn)殡娏﹄娮釉谲壍澜煌ǚ较虻膽?yīng)用。E-mail: ljdiao@bjtu.edu.cn（通信作者）

（編輯 陳 誠(chéng)）