扇出型晶圓級(jí)封裝中圓片翹曲研究

張振越，夏鵬程，王成遷，蔣玉齊

（1.中國(guó)電子科技集團(tuán)公司第58 研究所，江蘇無(wú)錫 214035；2.無(wú)錫中微高科電子有限公司，江蘇無(wú)錫 214035）

1 引言

隨著國(guó)內(nèi)外封裝技術(shù)的發(fā)展，電子封裝技術(shù)將不斷從質(zhì)量、成本和小型化等方面對(duì)產(chǎn)品制定新的更高的要求。扇出型晶圓級(jí)封裝技術(shù)是通過(guò)重構(gòu)圓片的方式將芯片I/O 端口引出，在重構(gòu)的封裝體上形成焊球或凸點(diǎn)終端陣列，其具有更高I/O 數(shù)、更小封裝尺寸、更好的散熱與電氣性能等優(yōu)勢(shì)?；谏瘸鲂途A級(jí)封裝技術(shù)的3D 封裝，結(jié)合TSV 技術(shù)實(shí)現(xiàn)IC 集成封裝已成為先進(jìn)封裝發(fā)展的趨勢(shì)之一[1]。

圓片翹曲是扇出型晶圓級(jí)封裝技術(shù)面臨的關(guān)鍵工藝挑戰(zhàn)之一。由于重構(gòu)圓片中芯片包封材料與芯片材料的熱膨脹系數(shù)失配，導(dǎo)致重構(gòu)圓片在溫度變化時(shí)會(huì)出現(xiàn)翹曲現(xiàn)象。翹曲的產(chǎn)生若不進(jìn)行合理的控制將會(huì)嚴(yán)重影響后續(xù)工藝的進(jìn)行。

國(guó)內(nèi)外學(xué)者在研究晶圓翹曲的過(guò)程中，主要通過(guò)有限元仿真軟件進(jìn)行計(jì)算，并根據(jù)試驗(yàn)結(jié)果對(duì)仿真模型與仿真方法進(jìn)行修正。Jia-Shen Lan 等人利用有限元仿真與試驗(yàn)結(jié)合的方法，通過(guò)采用生死單元技術(shù)使得仿真與實(shí)測(cè)誤差在5%以?xún)?nèi)[2]。CHE 等人利用有限元仿真分析方法從材料選擇、結(jié)構(gòu)設(shè)計(jì)與工藝優(yōu)化三方面研究翹曲問(wèn)題，通過(guò)加入重力效應(yīng)得到更精確的仿真結(jié)果[3]。CHIU 等人在研究圓片翹曲過(guò)程中考慮了材料的粘彈性行為與化學(xué)收縮[4]。翹曲方面的理論計(jì)算研究主要發(fā)展在單顆扇出封裝電路或塑封電路中。多數(shù)學(xué)者采用多層板的板殼翹曲理論進(jìn)行推導(dǎo)，從而計(jì)算單顆封裝電路的翹曲值[5-9]。

翹曲方面的理論計(jì)算國(guó)內(nèi)外學(xué)者多采用經(jīng)典板橋區(qū)理論或應(yīng)變能法進(jìn)行推導(dǎo)，本文采用彈性材料力學(xué)原理進(jìn)行理論推導(dǎo)，提出了扇出型晶圓級(jí)封裝圓片翹曲計(jì)算的理論公式，同時(shí)針對(duì)3 種常見(jiàn)的工程實(shí)際問(wèn)題給出計(jì)算模型的變換方式。

2 扇出型晶圓級(jí)封裝中圓片翹曲理論模型

將扇出型晶圓級(jí)封裝圓片采用雙層圓形板模型進(jìn)行分析，將芯片上方的圓片作為上層板，上層板由EMC 材料組成，下層板由芯片與EMC 共同組成，利用復(fù)合材料等效方法將下層板中的芯片與EMC 等效為一種新的材料，如圖1 所示。E1、E2分別為上層板與下層板的彈性模量；α1、α2分別為上層板與下層板的熱膨脹系數(shù)；γ1、γ2分別為上層板與下層板的泊松比；h1、h2分別為上層板與下層板的厚度（即芯片的厚度）。

作用在圓形板上的載荷，對(duì)于通過(guò)中心并垂直于圓板的軸是對(duì)稱(chēng)分布的，則所有與板中心等距離點(diǎn)的撓度是相同的，因此只需要研究一個(gè)通過(guò)對(duì)稱(chēng)軸的徑向截面撓度即為圓片的翹曲值。假設(shè)圓片的橫截面在初始狀態(tài)下是平面且垂直于軸線，彎曲過(guò)程中依然保持平面并與彎曲軸垂直[10]。

圖1 晶圓級(jí)封裝圓片雙層圓形板模型

由于α1＞α2，在降溫過(guò)程中，上方圓片收縮量大于下方圓片收縮量，由于實(shí)際的圓片上下是牢固結(jié)合在一起的，故圓片必然會(huì)形成球面狀彎曲[11]。作用在上層板（EMC）上的力可以表示為橫向剪切力P1和彎矩M1，對(duì)于下層板上的力可以表示為橫向剪切力P2和彎矩M2。由于無(wú)其他外力作用，所有的力應(yīng)保持平衡，則有：

由于上下層板固連在一起，上下層板在交界面處應(yīng)具有相同的曲率半徑，令圓片彎曲后的曲率半徑為ρ，為上層板的抗彎剛度，為下層板的抗彎剛度[12]，則有：

帶入式（2）：

另，降溫后晶圓發(fā)生翹曲，存在約束條件：上層板與下層板在接觸面處徑向方向的變化應(yīng)該相等。則有：

將式（1）與式（5）帶入式（6），并化簡(jiǎn)得：

曲率半徑計(jì)算得到以后，即可計(jì)算圓片的翹曲值。如圖2 所示，圓片塑封冷卻后呈現(xiàn)凹型，其截面形狀即弧ACB，弧ACB 是半徑為ρ 的圓弧，即可得到：

圖2 雙層圓形板的翹曲

令晶圓級(jí)封裝圓片的直徑為l，DC 為所求圓片的翹曲值δ。由于晶圓級(jí)封裝圓片翹曲值遠(yuǎn)小于其直徑，可以認(rèn)為BD≈1/2。代入式（9）得：

由于翹曲值δ 遠(yuǎn)小于圓片直徑與曲率半徑ρ，δ2項(xiàng)可以忽略。同時(shí)代入曲率半徑計(jì)算公式（8）得到晶圓級(jí)封裝圓片翹曲理論計(jì)算公式：

下層板是芯片與EMC 的等效層，其材料參數(shù)為徑向線膨脹系數(shù)與彈性模量。視芯片為纖維材料，EMC 為基體，則圓片直徑X 方向材料不連續(xù)，法向Y方向材料連續(xù)，故其等效材料參數(shù)計(jì)算公式為[13]：

式中L 為芯片在圓片徑向方向占比，如圖3 所示。

圖3 下層板芯片徑向占比示意圖

L 的計(jì)算方式有兩種：

1）對(duì)于芯片長(zhǎng)寬尺寸與PKG 長(zhǎng)寬尺寸采用等比擴(kuò)大方式的布局方案，令扇出比為μ，扇出比為單顆封裝面積與單顆芯片面積之比。

扇出型晶圓級(jí)封裝工藝是以圓片形式的，而芯片尺寸都是正方形或長(zhǎng)方形，為了保障各工序的進(jìn)行與芯片良率，在圓片最外側(cè)會(huì)有預(yù)留，則芯片在圓片徑向方向占比L 得到以下公式：

2）存在另一部分封裝，由于設(shè)計(jì)的需要，芯片長(zhǎng)寬尺寸與PKG 長(zhǎng)寬尺寸并不是等比例的，這時(shí)候需要得到芯片數(shù)量與芯片尺寸才能計(jì)算L。

式中，N 為芯片在直徑方向的布局?jǐn)?shù)量；L2為芯片尺寸。

3 有限元仿真與測(cè)試驗(yàn)證

為了驗(yàn)證上述公式，案例為某芯片進(jìn)行扇出型晶圓級(jí)封裝，降溫過(guò)程為從150 ℃到25 ℃，其結(jié)構(gòu)參數(shù)如表1 所示，材料參數(shù)如表2 所示。

表1 某芯片扇出型晶圓級(jí)封裝結(jié)構(gòu)參數(shù)

表2 某芯片扇出型晶圓級(jí)封裝材料參數(shù)

將上述結(jié)構(gòu)與材料參數(shù)分別代入式（16）、（12）、（13）、（11），根據(jù)晶圓級(jí)封裝圓片翹曲理論計(jì)算公式，計(jì)算得到圓片翹曲值為2.1022 mm。

采用有限元仿真ANSYS Workbench 軟件對(duì)某芯片晶圓級(jí)扇出圓片翹曲進(jìn)行模擬計(jì)算，由于整個(gè)模型具有對(duì)稱(chēng)性，采用1/4 模型進(jìn)行結(jié)構(gòu)建模，如圖4 所示。

圖4 某芯片扇出型晶圓級(jí)封裝結(jié)構(gòu)模型

采用穩(wěn)態(tài)結(jié)構(gòu)模塊，參考溫度為150 ℃，對(duì)模型整體施加25 ℃溫度載荷，設(shè)置固定點(diǎn)約束為芯片位于圓心處的一點(diǎn)，1/4 模型在X=0 面與Y=0 面設(shè)置對(duì)稱(chēng)邊界條件與位移約束。根據(jù)有限元仿真計(jì)算，圓片翹曲結(jié)果為2.1418 mm，翹曲變形如圖5 所示。

圖5 某芯片扇出封裝仿真翹曲云圖

采用Shadow moire 設(shè)備測(cè)量某芯片扇出型晶圓級(jí)封裝的圓片翹曲情況，得到測(cè)試結(jié)果如圖6 所示。

圖6 Shadow moire 測(cè)試結(jié)果

理論計(jì)算、仿真、測(cè)試的結(jié)果對(duì)比如表3 所示。由于扇出型晶圓級(jí)封裝工藝中劃片、裝片、塑封、后固化等存在工藝的誤差影響，同時(shí)實(shí)際生產(chǎn)中很難達(dá)到理想的邊界條件，故無(wú)論是理論計(jì)算還是有限元仿真與實(shí)測(cè)的誤差存在是必然的。

表3 理論計(jì)算-仿真-測(cè)試結(jié)果對(duì)比

從表3 可以看出，仿真得到翹曲值與理論計(jì)算得到的翹曲值非常接近。從誤差精度看，有限元仿真與理論計(jì)算誤差都在10%以?xún)?nèi)，這是工程上能夠接受的誤差范圍。這也進(jìn)一步驗(yàn)證了雙層圓形板彎曲理論的假設(shè)與數(shù)學(xué)模型能夠應(yīng)用于解釋扇出型晶圓級(jí)封裝中圓片的翹曲問(wèn)題。

4 扇出型晶圓級(jí)封裝圓片翹曲公式的工程應(yīng)用

根據(jù)式（11）～（16）可以很明顯地發(fā)現(xiàn)影響扇出型晶圓級(jí)封裝圓片翹曲的因素為圓片尺寸（l）、溫度變化范圍（t-t0）、芯片與EMC 的材料參數(shù)（E1、ESI、α1、αSI、γ1、γSI）、芯片徑向占比（L）、芯片厚度（h2）、EMC 厚度（h1）。關(guān)于材料參數(shù)對(duì)圓片翹曲的影響，多名學(xué)者已經(jīng)通過(guò)有限元仿真與參數(shù)化分析技術(shù)進(jìn)行了較為詳細(xì)的研究。圓片尺寸（l）、溫度變化范圍（t-t0）由設(shè)備能力與工藝決定。

實(shí)際工程應(yīng)用時(shí)，由于方案的設(shè)計(jì)或產(chǎn)品外形尺寸要求，往往出現(xiàn)以下3 種情況。

1）芯片厚度（h2）已定，需要優(yōu)選滿(mǎn)足工藝能力的最佳芯片扇出方案。

對(duì)式（11）進(jìn)行變化：

圖7 芯片徑向占比對(duì)圓片翹曲的影響關(guān)系

圖7 以芯片厚度為0.3 mm 為例，得到h 與L 對(duì)扇出型晶圓級(jí)封裝圓片翹曲的影響關(guān)系，根據(jù)設(shè)計(jì)要求與工藝能力，在圖7 中能夠?qū) 與h 進(jìn)行選型?？梢?jiàn)，在厚度方向，芯片的厚度占比越大，翹曲度也越低。同時(shí)，在相同硅片厚度比的情況下，芯片的徑向占比越大（芯片尺寸不變的情況下，意味著扇出比越?。瑘A片的翹曲度也越大。

2）封裝厚度（h1+h2）已定，需要優(yōu)選滿(mǎn)足工藝能力的最佳芯片扇出方案。

對(duì)式（11）進(jìn)行變化：

圖8 芯片徑向占比對(duì)圓片翹曲的影響關(guān)系

圖8 以封裝厚度為0.7 mm 為例，得到h 與L 對(duì)扇出型晶圓級(jí)封裝圓片翹曲的影響關(guān)系，根據(jù)設(shè)計(jì)要求與工藝能力，在圖8 中能夠?qū) 與h 進(jìn)行選型。

3）芯片扇出比（μ）已定，需要優(yōu)選滿(mǎn)足工藝能力的最佳芯片扇出方案。

利用式（15）計(jì)算得到芯片徑向占比（L），代入式（17）得到圓片翹曲值。

圖9 芯片厚度對(duì)圓片翹曲的影響關(guān)系

圖9 以芯片扇出比1.2 為例，得到h2與L 對(duì)扇出型晶圓級(jí)封裝圓片翹曲的影響關(guān)系，根據(jù)設(shè)計(jì)要求與工藝能力，在圖9 中能夠?qū) 與h 進(jìn)行選型。

利用扇出型晶圓級(jí)封裝圓片翹曲計(jì)算公式不僅能夠針對(duì)不同產(chǎn)品快速預(yù)測(cè)晶圓的翹曲情況，對(duì)于扇出型晶圓級(jí)封裝的設(shè)計(jì)初期常見(jiàn)的3 個(gè)實(shí)際工程問(wèn)題，根據(jù)封裝廠工藝能力與設(shè)計(jì)能力要求，選擇常用的扇出比、芯片厚度與封裝厚度，利用扇出型晶圓級(jí)封裝圓片翹曲的計(jì)算公式，能夠更好地完善封裝廠扇出型晶圓級(jí)封裝設(shè)計(jì)規(guī)則。

5 結(jié)論

本文基于雙層圓形板彎曲理論與復(fù)合材料等效方法，提出扇出型晶圓級(jí)封裝圓片翹曲理論解析表達(dá)式。通過(guò)一個(gè)實(shí)際晶圓級(jí)封裝案例進(jìn)行理論求解、有限元仿真與測(cè)試。結(jié)果顯示有限元仿真結(jié)果與理論計(jì)算結(jié)果極為接近，同時(shí)與測(cè)試結(jié)果誤差在10%以?xún)?nèi)。

利用該翹曲數(shù)學(xué)模型，針對(duì)常見(jiàn)的3 類(lèi)工程實(shí)際問(wèn)題，給出了翹曲數(shù)學(xué)模型的變換方法與應(yīng)用。本文提出的扇出型晶圓級(jí)封裝翹曲模型不僅能夠快速預(yù)測(cè)翹曲，而且對(duì)于晶圓級(jí)封裝產(chǎn)品的設(shè)計(jì)具有一定的指導(dǎo)意義，通過(guò)該翹曲模型能夠進(jìn)一步完善扇出型晶圓級(jí)封裝設(shè)計(jì)規(guī)則，更好地預(yù)測(cè)與控制圓片的翹曲。