基于高軌衛(wèi)星的GNSS接收機(jī)優(yōu)化設(shè)計與實現(xiàn)*

田曉彬 高偉 王慧聰 丁勇

航天恒星科技有限公司 北京 100095

高軌GNSS接收機(jī)在經(jīng)過十余年發(fā)展，已經(jīng)成為高軌航天器的標(biāo)準(zhǔn)配置。在GEO軌道、IGSO軌道、HEO軌道等多種軌道環(huán)境中應(yīng)用。根據(jù)空間幾何關(guān)系[1]，GNSS接收機(jī)在運行軌道中只能接收導(dǎo)航衛(wèi)星部分主瓣信號和旁瓣信號[2]?？紤]到空間環(huán)境的復(fù)雜性，GNSS接收機(jī)長壽命、高可靠以及小型化的設(shè)計需求已日趨強(qiáng)烈。

本文針對當(dāng)前GNSS接收機(jī)存在的2個問題，主要涉及射頻前端小型化通用化設(shè)計，基帶處理器最小系統(tǒng)相關(guān)設(shè)計。

1 GNSS接收機(jī)應(yīng)用現(xiàn)狀分析

1.1 射頻前端設(shè)計現(xiàn)狀

GNSS接收機(jī)射頻前端主要完成導(dǎo)航信號的選頻、放大、下變頻及模數(shù)裝換功能。目前大多數(shù)設(shè)計均采用分離器件搭建而成即濾波器、放大器、混頻器、本振信號發(fā)生器及模數(shù)轉(zhuǎn)換器組成。但采用此中設(shè)計面臨以下幾點困難[1]：①混頻器、模數(shù)轉(zhuǎn)換器體積過大，在處理多個頻點時需要多塊板卡協(xié)同完成；②分立器件功耗過高，造成整機(jī)功耗較大，導(dǎo)致單機(jī)動輒40～50W為整星帶來較大的壓力；③本振信號發(fā)生器及模數(shù)轉(zhuǎn)換器無高性能國產(chǎn)器件，導(dǎo)致受制于人現(xiàn)狀，嚴(yán)重影響科研生產(chǎn)進(jìn)度。

1.2 基帶處理器最小系統(tǒng)設(shè)計現(xiàn)狀

基帶處理器最小系統(tǒng)主要由時鐘、存儲器以及其他外圍電路組成。在無其他外設(shè)電路的支持下，處理器最小系統(tǒng)可以獨立運行軟件實現(xiàn)核心算法的功能。存儲器是處理器最小系統(tǒng)的關(guān)鍵組成部分，主要由PROM和SRAM組成，其中PROM存儲器用于存儲基帶處理的源代碼，SRAM存儲器用于提供程序運行的空間。由于PROM存儲器良好的空間環(huán)境適應(yīng)性——單粒子翻轉(zhuǎn)效應(yīng)免疫，因此目前大部分飛行器使用的程序存儲器均為PROM存儲器。但PROM存儲器面臨以下幾點問題[2]：①PROM存儲器單片容量有限，隨著基帶處理算法愈發(fā)的復(fù)雜，單片已無法滿足使用要求，但使用多片PROM會增加單機(jī)體積和功耗，不符合小型化設(shè)計理念；②PROM存儲器只能進(jìn)行一次編程不利于軟件升級及在軌維護(hù)。SRAM存儲器也是最小系統(tǒng)不可或缺的一部分。目前選用的SRAM也存在以下問題：不具備多比特翻轉(zhuǎn)糾錯功能，目前大部分SRAM均具備單比特EDAC功能，在空間發(fā)生單比特翻轉(zhuǎn)后最終累計引發(fā)多比特翻轉(zhuǎn)后無法恢復(fù)，可能會引起系統(tǒng)功能中斷。

2 射頻前端優(yōu)化設(shè)計

針對目前射頻前端存在的問題，對整個射頻前端進(jìn)行優(yōu)化設(shè)計，將射頻前端整體進(jìn)行小型化、低功耗的優(yōu)化設(shè)計。整個射頻前端混頻器與放大器是整個射頻前端的核心，針對此環(huán)節(jié)進(jìn)優(yōu)化設(shè)計。本文采用國產(chǎn)射頻芯片代替原射頻前端的放大器、混頻器、本振發(fā)生器以及模數(shù)轉(zhuǎn)換器。

射頻芯片可同時處理兩路射頻信號輸入，通過在線配置可更改本振信號中心頻率來處理不同的導(dǎo)航信號頻點。在射頻芯片內(nèi)部進(jìn)行兩次下變頻操作大大降低了模數(shù)轉(zhuǎn)換的難度。并集成模數(shù)轉(zhuǎn)換器可直接輸出數(shù)字中頻信號，用于導(dǎo)航信號的解算定位。

3 基帶處理器最小系統(tǒng)設(shè)計優(yōu)化

針對所述問題，對基帶處理器最小系統(tǒng)所使用存儲器進(jìn)行優(yōu)化設(shè)計?？紤]到GNSS接收機(jī)功能日益增加，算法復(fù)雜度成倍增長，對存儲器容量要求也越來越高，所以本文選用NOR FLASH來進(jìn)行程序存儲。NOR FLASH空間環(huán)境敏感度要高于PROM，故使用NOR FLASH需要進(jìn)行三備份儲存。鑒于PROM自身對單粒子效應(yīng)不敏感的特點，可以將啟動程序存儲于PROM中，由啟動程序一般都簡單故選用64Kbit的PROM存儲器即可滿足系統(tǒng)需求[3]。GNSS接收機(jī)所選用的基帶處理芯片型號都相同，啟動程序可以設(shè)計為相同的配置項，整機(jī)研制過程中直接落焊即可。使用反熔絲型FPGA進(jìn)行應(yīng)用程序的三取二工作，可保證NOR FLASH中應(yīng)用程序的加載的正確性。NOR FLASH選用3D-PLUS公司生產(chǎn)的疊片封裝芯片，該芯片用四個基片組成，其中三個基片用于應(yīng)用程序的存儲，剩余一個基片用于程序上注的存儲，可實現(xiàn)在軌編程的需求。

圖1 SRAM監(jiān)控處理流程圖

SRAM存儲器是基帶處理器中程序運行的重要載體，為了解決SRAM由單粒子效應(yīng)帶來的單比特翻轉(zhuǎn)累計導(dǎo)致的多比特翻轉(zhuǎn)，GNSS接收機(jī)采用后臺實時刷新監(jiān)控的措施來進(jìn)行防護(hù)。在軟件運行空閑時段，讀取NOR FLASH中代碼進(jìn)行比對分析，在發(fā)現(xiàn)不一致的情況下進(jìn)行刷新替代。具體實現(xiàn)流程如圖1所示。

4 實現(xiàn)驗證

4.1 優(yōu)化設(shè)計的實現(xiàn)

針對本文提出的兩個設(shè)計優(yōu)化的方法，對當(dāng)前某型號高軌GNSS接收機(jī)進(jìn)行了優(yōu)化設(shè)計與驗證。

將射頻前端分立器件替換為集成度較高的射頻芯片后，整機(jī)原有的三塊單板集成為一塊單板。經(jīng)過優(yōu)化后整機(jī)重量優(yōu)化33.33%。

將原有PROM替換為NOR FLASH增加反熔絲型FPGA監(jiān)控，并增加SRAM監(jiān)控措施，有效提升了整機(jī)高軌環(huán)境下的可靠性。經(jīng)過優(yōu)化后整機(jī)重量優(yōu)化5%。

4.2 測試驗證

針對射頻前端的優(yōu)化設(shè)計，主要從GNSS接收機(jī)多模式工作及定位定軌精度指標(biāo)進(jìn)行考核，具體測試結(jié)果如下：

（1）GPS捕獲解算驗證正確；

（2）BD捕獲解算驗證正確；

（3）GLONASS捕獲解算驗證正確；

（4）定位定軌精度優(yōu)于50m（三軸1σ）。

針對基帶處理最小系統(tǒng)設(shè)計優(yōu)化進(jìn)行驗證，主要從軟件加載、在線編程、軟件在軌上注、模擬單粒子打翻情況進(jìn)行考核，具體測試結(jié)果如下：

（1）軟件加載驗證正確；

（2）軟件加載時長優(yōu)于5S；

（3）在線編程算驗證正確；

（4）軟件在軌上注驗證正確；

（5）模擬單粒子多比特打翻恢復(fù)驗證正確。

5 結(jié)束語

本文對目前高軌GNSS接收機(jī)研制現(xiàn)狀進(jìn)行分析，指出目前設(shè)計的薄弱環(huán)節(jié)，并針對薄弱環(huán)節(jié)進(jìn)行優(yōu)化設(shè)計。

射頻前端的通過調(diào)研并選用符合設(shè)計要求的射頻芯片，有效提高了整機(jī)設(shè)計的集成度，降低了整機(jī)的重量，為小型化設(shè)計提供了必要的條件。

基帶最小系統(tǒng)的優(yōu)化設(shè)計，引入了非易失存儲器進(jìn)行程序存儲、反熔絲FPGA進(jìn)行監(jiān)控以及對SRAM單粒子效應(yīng)引起的多比特翻轉(zhuǎn)的監(jiān)控，有效提高了高軌GNSS接收機(jī)的在軌適應(yīng)性與可靠性。