脈沖激光誘發(fā)65 nm體硅CMOS加固觸發(fā)器鏈的單粒子翻轉敏感度研究

李 賽，陳 睿，韓建偉，馬英起，上官士鵬，李 悅，朱 翔，梁亞楠，王 璇,2

（1.中國科學院國家空間科學中心，北京100190；2.中國科學院大學，北京100049；3.航天工程大學 激光推進及其應用國家重點實驗室，北京101416）

0 引言

空間輻射環(huán)境中各種粒子，如電子、質子、α 粒子、重離子等的入射會造成材料和元器件的損傷，其中粒子與微電子器件中的半導體材料發(fā)生相互作用，可能造成航天器上電子設備出現復位、關機、“大電流”等故障。基本空間輻射效應包括總劑量效應、位移損傷效應及單粒子效應等。統(tǒng)計表明，在軌航天器因輻射環(huán)境引起的故障中由單粒子效應造成的異常占較大比例。隨著器件工藝尺寸的日益縮小，元器件受單粒子效應的影響日趨顯著。單粒子翻轉效應（single event upset,SEU）是指半導體器件的敏感區(qū)（通常是反向偏置的P-N結）在單個高能粒子的轟擊下發(fā)生電荷收集并造成邏輯狀態(tài)改變的現象，是最常見的單粒子效應之一。

隨著器件工藝尺寸的不斷縮小，產生單粒子翻轉所需的臨界電荷越來越少，且電荷共享也更易發(fā)生，使得SEU 效應越來越嚴重。小尺寸工藝下單一重離子轟擊產生的軌跡能夠同時導致多個敏感節(jié)點同時收集電荷，被稱為電荷共享效應。針對重離子軌跡上的電荷橫向擴散到多個P-N結的相關研究表明，在4μm 距離上擴散的電荷量可達直接入射電荷量的15%。也有研究表明，在90 nm 工藝節(jié)點重離子入射最多影響2個單元，而在65 nm工藝節(jié)點重離子入射將影響3個單元（LET 值不大于40 MeV·cm/mg 的輻射條件下）。徐慧利用DICE 結構設計的65 nm 工藝觸發(fā)器研究了其在LET 值為13 MeV·cm/mg 時發(fā)生電荷共享的敏感間距約為1.6μm。增加敏感節(jié)點間距和采用保護環(huán)、保護漏結構等是常見的版圖加固設計：增大敏感節(jié)點間距可有效減小電荷共享效應的發(fā)生；保護環(huán)結構可通過增加阱接觸的方式對器件有源區(qū)進行隔離，從而有效減小阱電勢的擾動，顯著提高PMOS晶體管的抗輻射能力；保護漏結構可通過在敏感器件的漏極附近增加電極的方式來泄放電荷，有助于NMOS晶體管抗輻射性能的提升。

抗單粒子效應加固試驗評估常用的地面模擬源主要包括粒子加速器提供的重離子、質子、中子，放射源以及脈沖激光等。其中，脈沖激光模擬手段因其能量連續(xù)可調、操作方便安全在世界范圍內得到認可和推廣。重離子主要通過與靶原子核外電子發(fā)生非彈性碰撞產生電子-空穴對，激光主要通過光致電離產生電子-空穴對，雖然脈沖激光和重離子與半導體材料相互作用過程以及沉積能量（電荷）的方式不同，但兩者都在半導體中產生了電荷，形成了電離徑跡，而且徑跡中電荷與半導體器件P-N結的相互作用過程也是相似的，同時電荷在重新分布的過程中所遵循的漂移、擴散、復合的物理規(guī)律是一樣的，經過快速演化后的電荷密度分布十分相似，因此器件內部靈敏結吸收電荷后兩者在半導體器件輸出端能夠產生相近的單粒子效應規(guī)律。

本文以典型的時序邏輯單元觸發(fā)器（flip-flop,FF）模塊作為研究對象，利用脈沖激光研究不同版圖加固設計和不同測試模式下其單粒子翻轉敏感度，并粗略給出電路發(fā)生翻轉時的激光能量對應的重離子LET值，研究結果可為相同工藝尺寸器件的抗輻射加固設計提供參考。

1 試驗樣品及試驗設置

1.1 試驗樣品

試驗樣品為定制65 nm 體硅CMOS工藝D型觸發(fā)器鏈，芯片中設計了4條不同敏感節(jié)點間距和采用保護環(huán)、保護漏加固的觸發(fā)器鏈，每級DFF模塊的電路采用雙互鎖存（DICE）加固設計，詳細信息如表1所示。芯片的I/O電壓為5 V，工作電壓為1.2 V。因脈沖激光不能穿透芯片正面的金屬層，故對芯片進行了背部開封裝處理，從背部硅襯底層進行輻照。

表1 試驗樣品詳細信息Table1 Detailsof the DFFchains

1.2 脈沖激光試驗裝置和等效LET 值計算

試驗在中國科學院國家空間科學中心的脈沖激光單粒子效應試驗裝置上進行，采用Nd:YAG 型激光器，激光波長為1064 nm，脈寬為25 ps，光斑直徑約2μm，脈沖激光的重復頻率為1～50 kHz，等效LET 值范圍為0.1～120 MeV·cm/mg。圖1所示為試驗裝置原理。試驗樣品背面朝上固定在三維移動臺上，脈沖激光從正上方入射到樣品背部，通過移動三維移動臺實現芯片的掃描測試，并由CCD實時監(jiān)測激光入射到芯片表面的情況。

圖1 試驗裝置原理Fig.1 Schematic diagram of the test system

可通過脈沖激光與高能離子產生的電荷量相等來進行等效LET值計算。在激光強度較高或者半導體器件摻雜濃度比較高時，將會導致比較嚴重的非線性吸收現象。雙光子吸收嚴重時脈沖激光在單位長度上的沉積能量為

α為激光在半導體中的吸收系數，cm；β 為雙光子吸收系數，對于硅器件，β=30 cm/GW；w 為脈沖寬度，s；S 為光斑面積，m；E為激光能量，J。

脈沖激光在單位距離上產生的電荷數為

式中：E為離子在硅材料中激發(fā)1對電子-空穴對所需的能量，E=3.6 eV；ρ為半導體材料密度，ρ=2.33 g/cm。

令N=N，得到

當雙光子吸收較強時，激光的穿透深度δ 顯著減小，因此在δ 深度上對LET 取平均值得到

波長為1064 nm 的Nd:YAG 激光在硅中的穿透深度δ=1/α≈1000μm，雖然雙光子效應顯著時穿透深度會減小，但對于硅器件的靈敏層深度而言也是足夠深的。激光入射到器件表面時會發(fā)生反射，反射率與器件表面材料、厚度有關，實驗難以獲得，往往忽略此項，因此計算出的等效LET值會偏高。此外，脈沖激光產生的離子徑跡較寬，故體電荷密度較低，根據單粒子效應的發(fā)生機理，只有當徑跡體電荷密度高于器件的摻雜濃度時才會發(fā)生，因此對于一些摻雜濃度較高的器件，脈沖激光測得的翻轉閾值通常會高于加速器測量結果。

1.3 試驗方法及內容

試驗時，將移動臺掃描間隔設為5μm，掃描速度設為5000μm/s，激光器工作頻率設為1 kHz，得到的激光注量為4×10個脈沖激光/cm。試驗開始前，使脈沖激光聚焦到芯片硅襯底表面，然后上移移動臺找到金屬布線反射的二次光斑，并通過上移距離計算得到芯片的硅襯底和有源區(qū)總厚度約為450μm，即硅襯底表面到有源區(qū)上表面的距離為450μm。試驗時，使激光聚焦到芯片的有源區(qū)，對芯片進行全掃描，通過測試板實時檢測器件發(fā)生SEU 的情況并記錄數據。圖2所示為試驗現場，試驗測試了不同激光能量輻照下，觸發(fā)器鏈在鎖存數據“0”和鎖存數據“1”測試模式下的SEU 情況。DFF鏈的SEU 敏感度用平均每級觸發(fā)器的SEU 截面σ 表示，

圖2 試驗現場Fig.2 Photograph of the test field

式中：n為DFF鏈發(fā)生SEU 個數，F 為單位面積（cm）內的脈沖激光注入個數；N 為DFF鏈中DFF的級數。

2 試驗結果和討論

2.1 不同敏感節(jié)點間距的DFF鏈的SEU敏感度

圖3所示為具有不同敏感節(jié)點間距的觸發(fā)器鏈在不同激光能量輻照下的SEU 截面，其中(a)為數據“0”測試模式下的結果，(b)為數據“1”測試模式下的結果。

圖3 不同敏感節(jié)點間距觸發(fā)器鏈的SEU 截面Fig.3 SEU cross-section of DFF chain with different sensitive nodes spacing

從圖3(a)可以看出，在數據“0”測試模式下，觸發(fā)器鏈DFF20、DFF30、DFF40分別在激光能量為490、650、1010 pJ（利用式(6)計算得到等效LET 值分別為20.2、26.8、41.6 MeV·cm/mg）時發(fā)生了SEU；從圖3(b)可以看出，在數據“1”測試模式下，觸發(fā)器鏈DFF20、DFF30、DFF40分別在激光能量為660、660、1250 pJ（等效LET值 分別為27.2、27.2、51.5 MeV·cm/mg）時發(fā)生了SEU。因此可以認為，無論是在數據“0”還是數據“1”測試模式下，敏感節(jié)點間距最小的電路單元最容易發(fā)生SEU，且隨著敏感節(jié)點間距的不斷增大，電路的SEU 敏感度下降。值得注意的是，當敏感節(jié)點間距從2.0μm增大至3.0μm 時，隨著激光能量的增加，電路的SEU 截面顯著減小，但當敏感節(jié)點間距進一步增大時，SEU 截面的減小程度不甚明顯。如，數據“0”測試模式下，激光能量為1500 pJ時，敏感節(jié)點間距為3.0μm 的觸發(fā)器鏈的SEU 截面比敏感節(jié)點間距為2.0μm 的觸發(fā)器鏈的SEU 截面減小約6.6倍，而敏感節(jié)點間距為4.0μm 的觸發(fā)器鏈的SEU 截面比敏感節(jié)點間距為3.0μm 的觸發(fā)器鏈的SEU 截面減小約1.6倍。

圖4為DICE 鎖存器基本電路和敏感節(jié)點間距為2.0μm 時對應的版圖布局。

圖4 DICE 鎖存器基本電路和對應版圖布局Fig.4 Circuit schematic of DICE-structure DFFand layout

DICE 電路由4組相互耦合的反相器組成，兩兩晶體管構成敏感節(jié)點對。當第一級反相器中n1節(jié)點發(fā)生翻轉時，會影響P2柵極電壓，但是此時第三級反相器的節(jié)點n3并未受到輻照和發(fā)生改變，因此n2節(jié)點仍保持原來狀態(tài)，第二級反相器所存儲的數據不會發(fā)生翻轉。同理，第四級反相器存儲的數據也不會發(fā)生改變。因此，僅一級反相器發(fā)生翻轉時，翻轉后的數據由于無法鎖存將在一段時間后恢復到原來的狀態(tài)，不會造成電路發(fā)生SEU。然而在小尺寸工藝下，由于敏感節(jié)點對間距的減小，電荷共享極易發(fā)生。當鎖存數據為“0”，即節(jié)點n1=n3=0，n2=n4=1時，晶體管P1、P3、N2、N20、N4、N40（圖4(b)中名稱標藍的晶體管）處于反向偏置狀態(tài)，因此其漏端（圖4(b)中陰影標注）是電荷收集的敏感區(qū)域。圖4(b)中給出了激光光斑所能覆蓋區(qū)域的情況。雖然激光與材料作用電離出電荷的機制與重離子不同，但在電荷收集和能量傳輸階段，兩者的物理過程和機制是類似的。激光光斑從硅襯底入射到器件有源區(qū)內部并在輻照區(qū)域與材料發(fā)生光電效應產生電荷云，而DICE 結構中敏感晶體管對N2/N20和N4有可能同時處于被激光誘發(fā)的電荷云中并收集電荷；當所收集電荷多于節(jié)點翻轉所需的臨界電荷時，電路存儲的數據將發(fā)生翻轉。

在電荷徑跡一定的情況下，敏感節(jié)點間距越小，DICE 電路版圖中的敏感晶體管對越容易發(fā)生電荷共享，從而誘發(fā)SEU，因此敏感節(jié)點間距為2.0μm 的觸發(fā)器鏈表現出較高的SEU 敏感度。當敏感節(jié)點間距大于電荷共享效應可以發(fā)生的最大間距時，電路的SEU 敏感度會大幅度下降；因此，相比于敏感節(jié)點間距為2.0μm 的觸發(fā)器鏈，敏感節(jié)點間距為3.0μm 的觸發(fā)器鏈的SEU 敏感度明顯降低。隨著激光能量的增加，電離出的電荷密度增加，作用區(qū)域增大，因此電荷共享效應更容易發(fā)生進而導致SEU，試驗觸發(fā)器鏈發(fā)生電荷共享的最大敏感節(jié)點間距在2.0～3.0 μm 之間。當敏感節(jié)點間距大于電荷共享可發(fā)生的最大間距后，間距的改變對電路的SEU 性能影響減弱，這是因為隨著間距的增大，由電荷共享引起翻轉的有效轟擊位置顯著減少。

2.2 保護環(huán)和保護漏加固后的DFF鏈的SEU敏感度

圖5所示為經保護環(huán)（PMOS管）和保護漏（NMOS管）加固后的觸發(fā)器鏈和未經加固的觸發(fā)器鏈在不同激光能量輻照下的SEU 截面，其中(a)為數據“0”測試模式下的結果，(b)為數據“1”測試模式下的結果。可以看出：數據“0”模式測試時，未經保護環(huán)和保護漏加固的電路在激光能量為490 pJ（等效LET 值為20.2 MeV·cm/mg）時即發(fā)生了SEU，而經保護環(huán)和保護漏加固的電路在1265 pJ（等效LET 值為52.1 MeV·cm/mg）時才發(fā)生SEU；數據“1”模式測試時，未經保護環(huán)和保護漏加固的電路在激光能量為660 pJ（等效LET 為27.2 MeV·cm/mg）時發(fā)生了SEU，而經保護環(huán)和保護漏加固的電路在1250 pJ（等效LET 值為51.5 MeV·cm/mg）時才發(fā)生SEU。將能誘發(fā)電路發(fā)生翻轉的最小激光能量作為引發(fā)SEU 的能量閾值的粗估，對比可以發(fā)現，經保護環(huán)、保護漏加固設計后的觸發(fā)器鏈的SEU 閾值約是未加固觸發(fā)器鏈的SEU 閾值的2倍，具有較佳的抗SEU 性能。

圖5 加固和未加固觸發(fā)器鏈的SEU 截面Fig.5 SEU cross-section of DFF chain with and without hardening

圖6(a)、(b)、(c)分別給出了MOS管版圖的標準結構、保護漏結構和保護環(huán)結構。對于P襯底中的NMOS管來說，電荷收集主要是受漂移和擴散機制影響，當重離子轟擊NMOS管的敏感位置漏極時，保護漏反偏的P-N結可充當二次收集電荷區(qū)域，能有效緩解漏區(qū)漂移和擴散電荷的收集，從而加速輸出節(jié)點的電壓恢復。對于N阱中的PMOS管來說，其電荷收集過程受寄生雙極晶體管的雙極放大效應影響更大，而PMOS周圍的保護環(huán)結構有助于維持阱區(qū)域的電勢，從而限制了寄生雙極晶體管的電荷收集放大作用。因此采用保護漏和保護環(huán)加固的觸發(fā)器鏈電路表現出了更高的抗SEU性能。

圖6 MOS管的標準結構和加固結構示意Fig.6 Schematic diagram of the standard structure and the hardening structure of MOS

2.3 不同數據模式下DFF鏈的SEU敏感度

圖7所示為不同觸發(fā)器鏈在數據“0”和數據“1”測試模式下發(fā)生SEU 的截面對比結果。從圖可以看出，隨著激光能量的增加，DFF20、DFF30、DFF40觸發(fā)器鏈的SEU 截面均增大。值得注意的是，3條觸發(fā)器鏈在數據“0”測試模式下的SEU 截面均明顯高于數據“1”測試模式下的。在激光能量為1500 pJ（等效LET 值為61.7 MeV·cm/mg）時：DFF20鏈在數據“0”測試模式下的SEU 截面比數據“1”模式測試下的SEU 截面高約106%；DFF30鏈在數據“0”測試模式下的SEU 截面比數據“1”模式下的SEU 截面高約40%；DFF40鏈在數據“0”測試模式下的SEU 截面比數據“1”模式下的SEU 截面高約35.7%。

圖7 不同觸發(fā)器鏈在2種測試模式下的SEU 截面Fig.7 SEU cross-section of DFF chain under data“0”and data “1” test

因電子的遷移率大于空穴遷移率，所以在相同的輻射環(huán)境下NMOS漏極收集的電流要大于PMOS漏極收集的電流，故而截止的NMOS管比截止的PMOS管更加敏感。敏感晶體管的類型不同可能是造成電路在數據“0”和數據“1”兩種測試模式下SEU 敏感度不同的內在原因。當鎖存數據為“1”，即節(jié)點n1=n3=1，n2=n4=0 時，晶體管P2、P20、P4、P40、N1、N3（圖8中名稱標紅的晶體管）處于反向偏置狀態(tài)，其漏端（圖8中陰影標注）是電荷收集的敏感區(qū)域。與數據“0”測試模式下敏感晶體管（圖4(b)中名稱標藍的晶體管）的分布對比可以發(fā)現，數據“0”測試模式下容易發(fā)生電荷共享從而造成電路產生SEU 的敏感晶體管為N20和N4，而在數據“1”測試模式下容易發(fā)生電荷共享從而造成電路產生SEU 的敏感晶體管為P20和P4。

圖8 數據“1”模式下的敏感晶體管示意圖Fig.8 Schematic diagram of sensitive transistors in data“1” test

圖9所示為NMOS經保護漏加固、PMOS經保護環(huán)加固的觸發(fā)器鏈DEF20_RH 在兩種數據測試模式下的SEU 截面，其更敏感的測試模式并非為數據“0”，而是數據“1”。這個結果表明，不同加固結構下MOS管的敏感度不同，對于試驗觸發(fā)器鏈的電路和版圖設計，經過保護漏加固的NMOS管比經過保護環(huán)加固的PMOS管具有更高的抗輻照能力，這從側面說明，晶體管敏感度的差異將影響電路在不同數據模式下的SEU 敏感度。

圖9 DFF20_RH 在數據“0”和數據“1”模式下的SEU 截面Fig.9 SEU cross-section of DFF20_RH in data“0”and data“1” test

3 結束語

通過對65 nm 體硅CMOS工藝下不同設計的觸發(fā)器鏈的SEU 敏感度研究發(fā)現：

1）小尺寸器件設計中，DICE結構的DFF電路會因電荷共享而發(fā)生SEU，因此可適當增大敏感節(jié)點間距來提高器件的抗SEU 性能；但是當敏感節(jié)點間距較大時，其增加后的加固效果減弱，對于65 nm 體硅工藝的DICE電路DFF，采取3.0μm 的敏感節(jié)點間距即可有效降低電路的SEU 敏感度。

2）觸發(fā)器單元中NMOS管經保護漏加固和PMOS管經保護環(huán)加固后的SEU 閾值可提高約1倍，有效降低了電路的SEU 敏感度。

3）不同類型的敏感晶體管在不同數據測試模式下觸發(fā)器鏈的SEU 敏感度不同，因此設計芯片時有必要針對最敏感數據測試模式下最敏感的晶體管進行有效加固。此外，脈沖激光作為一種地面模擬手段，可有效用于確定SEU 敏感器件設計的最佳間距和驗證防護效果。