重離子治癌裝置中γ-γ 符合時(shí)間測(cè)量系統(tǒng)設(shè)計(jì)

顏俊偉，柯凌云，陳金達(dá)，張秀玲，杜成名，楊海波，王長(zhǎng)鑫,3，吳俊達(dá)，蘇 弘，千 奕，佘乾順，趙紅赟，蒲天磊，孔 潔*

(1. 中國(guó)科學(xué)院近代物理研究所 蘭州 730000；2. 中國(guó)科學(xué)院大學(xué)核科學(xué)與技術(shù)學(xué)院 北京 石景山區(qū) 100049；3. 華南師范大學(xué)物理與電信工程學(xué)院 廣州 510631)

重離子束治癌是生物醫(yī)學(xué)與核技術(shù)深度交叉和融合的產(chǎn)物。由于重離子具有倒轉(zhuǎn)的深度劑量分布曲線(xiàn)(Bragg 曲線(xiàn))和較高的相對(duì)生物效應(yīng)，重離子束治癌技術(shù)可以克服常規(guī)放射療法的局限性[1-2]。在重離子治癌裝置[3-5]中，12C 束流轟擊靶組織(腫瘤)會(huì)引發(fā)彈核碎裂產(chǎn)生β+發(fā)射體(11C、15O、10C)，因此在徑跡末端遇負(fù)電子會(huì)產(chǎn)生湮滅反應(yīng)，同時(shí)釋放兩個(gè)在同一直線(xiàn)上沿相反方向發(fā)射的511 keV γ光子。在患者受輻射后立即對(duì)該反應(yīng)空間進(jìn)行測(cè)量，可以測(cè)得有效的照射劑量信息[6]。重離子治癌裝置要求采用符合探測(cè)技術(shù)進(jìn)行γ-γ 符合測(cè)量，能夠從不同探測(cè)器的輸出脈沖中挑選相關(guān)的時(shí)間脈沖，進(jìn)而確認(rèn)關(guān)聯(lián)事件，甄別排除無(wú)效事件，提高探測(cè)器的探測(cè)效率。符合測(cè)量系統(tǒng)通過(guò)一對(duì)相對(duì)放置的探測(cè)器測(cè)量?jī)蓚€(gè)511 keV γ 光子擊中探測(cè)器的時(shí)間信息和能量信息，并基于時(shí)間窗和能量窗的判選，進(jìn)而獲取符合事件和精確推斷出湮滅位置[7]。能量符合的目的是為了消除正電子發(fā)射斷層掃描成像(positron emission tomography, PET)系統(tǒng)中由康普頓散射造成的散射符合事件，時(shí)間符合的目的為了消除系統(tǒng)中的隨機(jī)符合事件。因此，設(shè)計(jì)用于重離子治癌裝置的符合測(cè)量系統(tǒng)必須滿(mǎn)足高分辨率和高精度時(shí)間測(cè)量。

時(shí)間量在核物理與粒子物理實(shí)驗(yàn)中具有重要意義，時(shí)間-數(shù)字轉(zhuǎn)換(time digital conversion, TDC)是時(shí)間間隔測(cè)量的基本方法之一[8-9]，廣泛應(yīng)用于現(xiàn)代物理測(cè)量系統(tǒng)，可采用模擬方法、數(shù)字方法以及專(zhuān)用的集成電路實(shí)現(xiàn)[10]。采用專(zhuān)用集成電路(ASIC)獲取高分辨率時(shí)間間隔測(cè)量，如GP2、HPTDC 等專(zhuān)用TDC ASIC 芯片[11]，雖然簡(jiǎn)化了設(shè)計(jì)復(fù)雜度，但是其開(kāi)發(fā)周期長(zhǎng)、通用性差。采用現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)技術(shù)，由于其編程靈活性強(qiáng)、精度高、可靠性高、通道多特性，同時(shí)擁有豐富的延遲鏈單元、時(shí)鐘、觸發(fā)器等資源，使其成為實(shí)現(xiàn)數(shù)字TDC 的主要手段[12]。

傳統(tǒng)的符合測(cè)量電路通常采用NIM(nuclear instrument module)機(jī)箱、線(xiàn)性放大插件、符合插件等，存在著設(shè)計(jì)復(fù)雜，抗干擾性、測(cè)量再現(xiàn)、易操作性和系統(tǒng)升級(jí)等方面的不足，探索開(kāi)發(fā)新型的符合測(cè)量系統(tǒng)迫在眉睫[13]。本文設(shè)計(jì)基于Altera 公司Cyclone Ⅴ系列FPGA 實(shí)現(xiàn)重離子治癌裝置中γγ 符合時(shí)間測(cè)量系統(tǒng)，實(shí)現(xiàn)高分辨率及高精度的時(shí)間間隔測(cè)量，本征時(shí)間測(cè)量精度達(dá)百皮秒量級(jí)，符合時(shí)間譜分辨達(dá)1.5 ns (FWHM)。

1 符合時(shí)間測(cè)量系統(tǒng)結(jié)構(gòu)

研制的γ-γ 符合時(shí)間測(cè)量系統(tǒng)結(jié)構(gòu)如圖1 所示，包括晶體陣列探測(cè)器、前端讀出電路和FPGA電路和PC。前端讀出電路包括時(shí)間鏈、能量鏈、數(shù)模轉(zhuǎn)換器(DAC)和時(shí)鐘模塊組成，其中時(shí)間鏈負(fù)責(zé)處理晶體陣列探測(cè)器打拿極輸出的時(shí)間信號(hào)，產(chǎn)生定時(shí)脈沖信號(hào)；能量鏈完成電荷信號(hào)的濾波成形和模數(shù)轉(zhuǎn)換；時(shí)鐘模塊提供FPGA 所需的系統(tǒng)時(shí)鐘。FPGA 設(shè)計(jì)實(shí)現(xiàn)了控制模塊、TDC 模塊、積分面積算法模塊、數(shù)據(jù)打包模塊及通信模塊(USB)，其中控制模塊用于配置修正表(Cali_RAM)及控制DAC 的閾值電平。TDC 模塊標(biāo)記信號(hào)的時(shí)間戳信息，即通過(guò)記錄每個(gè)擊中信號(hào)發(fā)生的時(shí)刻，利用修正表對(duì)記錄的時(shí)間信息進(jìn)行修正，得到精確的“細(xì)”時(shí)間，由組幀模塊將“細(xì)”時(shí)間與“粗”時(shí)間測(cè)量結(jié)果合成時(shí)間戳。組幀模塊根據(jù)幀格式將時(shí)間戳(T)與能量(E)數(shù)據(jù)打包暫存于先進(jìn)先出緩沖器(FIFO)中，而后通過(guò)USB[14]進(jìn)行數(shù)據(jù)傳輸和配置。在PC 上利用MATLAB 編寫(xiě)分析代碼讀取上傳的數(shù)據(jù)包，順序提取各個(gè)通道的時(shí)間和能量信息，基于設(shè)置的時(shí)間窗篩選符合的事件同時(shí)做差處理，得到時(shí)間譜。

該系統(tǒng)電路結(jié)構(gòu)簡(jiǎn)單，具有較強(qiáng)的靈活性和可擴(kuò)展性，易于系統(tǒng)升級(jí)。

圖1 γ-γ 符合時(shí)間測(cè)量系統(tǒng)結(jié)構(gòu)框圖

2 符合時(shí)間電路設(shè)計(jì)與實(shí)現(xiàn)

圖2 符合時(shí)間電路時(shí)間鏈和FPGA-TDC 模塊

符合時(shí)間電路中時(shí)間鏈和FPGA-TDC 邏輯框圖如圖2 所示。光電倍增管打拿極輸出信號(hào)為固定的脈沖波形，其寬度、幅度、周期及邊沿特性一致性好，適合選用前沿定時(shí)甄別。其中時(shí)間鏈采用LEMO 接頭，阻抗50 Ω，交流耦合至由超高速比較器構(gòu)成的定時(shí)甄別電路，同向端是DAC 產(chǎn)生的閾值電平輸入，經(jīng)甄別給出觸發(fā)信號(hào)(start/stop)。由于比較器是PECL 電平標(biāo)準(zhǔn)輸出，選用的FPGA的IO 端口為L(zhǎng)VDS 電平標(biāo)準(zhǔn)，故電路采用Micrel公司的高速電平轉(zhuǎn)換芯片SY55855 將PECL 轉(zhuǎn)為L(zhǎng)VDS 電平送給FPGA，提高信號(hào)的抗干擾性。FPGA-TDC 設(shè)計(jì)采用“粗細(xì)”時(shí)間測(cè)量相結(jié)合的方法實(shí)現(xiàn)?！按帧睍r(shí)間測(cè)量采用計(jì)數(shù)器型TDC構(gòu)建，分辨率為系統(tǒng)時(shí)鐘f2 的周期，實(shí)際工作中為了消除亞穩(wěn)態(tài)現(xiàn)象，計(jì)數(shù)器系統(tǒng)時(shí)鐘f2 與f1 有180°的相位差?！凹?xì)”時(shí)間測(cè)量單元分為3 個(gè)部分：緩沖器和寄存器陣列構(gòu)成的級(jí)聯(lián)延遲鏈、編碼邏輯和Cali_RAM 修正模塊。在觸發(fā)電平信號(hào)通道中插入一條延遲鏈，信號(hào)在延遲鏈上傳播，在其到來(lái)后的第一個(gè)時(shí)鐘上升沿進(jìn)行鎖存寄存器陣列上的電平信號(hào)，將輸出的多bit 電平稱(chēng)為溫度碼。在編碼邏輯中對(duì)溫度碼進(jìn)行二進(jìn)制編碼，輸出“細(xì)”時(shí)間結(jié)果?？紤]到由于器件工藝、布局布線(xiàn)、溫度以及硬件電路等因素影響，延遲鏈單元存在非線(xiàn)性，每個(gè)單元延遲時(shí)間不一致，從而降低“細(xì)”時(shí)間測(cè)量精度。故在本設(shè)計(jì)中，通過(guò)將修正查找表載入Cali_RAM 來(lái)修正非線(xiàn)性以提高測(cè)量精度，得到最后的“細(xì)”時(shí)間，最終輸出“細(xì)”和“粗”的時(shí)間測(cè)量結(jié)果，并將時(shí)間測(cè)量數(shù)據(jù)按數(shù)據(jù)幀格式打包暫存于先進(jìn)先出緩沖器FIFO 中；之后通過(guò)USB 數(shù)據(jù)通信模塊將數(shù)據(jù)傳輸至PC 機(jī)完成后續(xù)的處理。

2.1 “粗細(xì)”時(shí)間測(cè)量

圖4 粗時(shí)間測(cè)量和細(xì)時(shí)間測(cè)量邏輯框圖

2.2 Cali_RAM 修正表實(shí)現(xiàn)

為減少非線(xiàn)性的影響，本文設(shè)計(jì)Cali_RAM 存儲(chǔ)碼密度查找表進(jìn)行“細(xì)”時(shí)間碼的修正。實(shí)驗(yàn)中start 或stop 的頻率與系統(tǒng)時(shí)鐘頻率呈弱相關(guān)，累計(jì)大量數(shù)據(jù)，將有輸出的延遲單元個(gè)數(shù)作統(tǒng)計(jì)分布圖，即碼密度圖，如圖5 所示。

圖5 碼密度示意圖

在呈弱相關(guān)且大量數(shù)據(jù)前提下，認(rèn)為信號(hào)的前沿到來(lái)時(shí)刻均勻分布在一個(gè)時(shí)鐘周期內(nèi)部，故有輸出的延遲單元的個(gè)數(shù)的統(tǒng)計(jì)差異性取決于自身的延遲時(shí)間大小，單元的延時(shí)計(jì)算為：

把有效輸出的延遲單元對(duì)應(yīng)的總延遲時(shí)間計(jì)算出來(lái)后，將其轉(zhuǎn)化為二進(jìn)制并寫(xiě)入到Cali_RAM中。正常工作狀態(tài)下得到未修正的“細(xì)”計(jì)數(shù)編碼值作為Cali_RAM 的地址查找到對(duì)應(yīng)的真實(shí)延時(shí)值，即可完成時(shí)間測(cè)量的修正。

2.3 FPGA-TDC 的布局布線(xiàn)

符合時(shí)間測(cè)量系統(tǒng)采用Altera 高性能Cyclone V 系列。底層架構(gòu)由4 輸入查找表(LUTs)構(gòu)成的自適應(yīng)邏輯模塊(ALM)、存儲(chǔ)器模塊以及乘法器組成。圖6a 為實(shí)現(xiàn)延遲鏈底層布線(xiàn)圖，每一級(jí)均由ALM 左端的輸入引腳到右端的寄存器輸出。圖6b 為10 個(gè)ALM 組成的1 個(gè)LAB 單元。ALM是Cyclone V 中最小的邏輯單元，每一個(gè)ALM 中包括6 個(gè)LUT，4 個(gè)可編程寄存器。

圖6 延遲鏈底層布局布線(xiàn)

3 性能測(cè)試與討論

3.1 TDC 的本征時(shí)間分辨

通過(guò)基于電纜延遲方法的延遲時(shí)間測(cè)量來(lái)研究定時(shí)測(cè)量的精度[15]。電纜延遲方法旨在消除信號(hào)發(fā)生器本身的時(shí)間抖動(dòng)：輸入大量延遲時(shí)間固定的成對(duì)快脈沖信號(hào)作為觸發(fā)信號(hào)，測(cè)量其時(shí)間間隔，將測(cè)試得到的數(shù)據(jù)進(jìn)行統(tǒng)計(jì)分析，得到固有時(shí)間分辨。利用Tektronix AFG3252 雙通道信號(hào)發(fā)生器模擬探測(cè)器輸出信號(hào)，在同樣的輸出脈沖頻率和恒定的室溫下，采用不同長(zhǎng)度的同軸電纜，選擇固定延遲時(shí)間為10 ns 進(jìn)行時(shí)間間隔的測(cè)量，經(jīng)過(guò)統(tǒng)計(jì)分析使用高斯擬合[16]方法得到FPGA-TDC 的時(shí)間分辨。固定的線(xiàn)纜延遲時(shí)間下測(cè)得時(shí)間分布，分辨為255 ps(FWHM)，如圖7 所示。輸入不同延遲時(shí)間測(cè)得FPGA-TDC 的線(xiàn)性及分辨好于276 ps (FWHM)，如圖8 所示。

圖7 固定延遲時(shí)間的分布圖

圖8 不同延遲間的線(xiàn)性擬合及均方根值

3.2 聯(lián)合測(cè)試性能

γ-γ 符合時(shí)間測(cè)量系統(tǒng)聯(lián)合測(cè)試實(shí)驗(yàn)裝置如圖9 所示。每個(gè)探頭采用H8500 耦合LYSO 晶體陣列組成，LYSO 陣列用白色的特氟龍膠帶和黑色膠帶避光包裹起來(lái)，并連接到H8500C 光電倍增管上。在每個(gè)光電倍增管之后，采用DPC 橋式電路通過(guò)LEMO 電纜連接到符合時(shí)間測(cè)量系統(tǒng)板上[17-18]。 USB 電纜將數(shù)據(jù)傳送到PC 進(jìn)行后期數(shù)據(jù)分析處理。其中的探測(cè)器晶體陣列采用由22×22個(gè)2 mm×2 mm×15 mm LYSO 晶體條組成，在950 V的正高壓偏置下，H8500 的增益高達(dá)106。光電倍增管打拿極輸出信號(hào)作為時(shí)間信號(hào)，用于符合測(cè)量。測(cè)得有效符合事件時(shí)間分布，系統(tǒng)時(shí)間測(cè)量精度優(yōu)于1.12 ns (FWHM)，如圖10 所示。統(tǒng)計(jì)分析有效符合事件得到的LYSO 晶體陣列位置映射散點(diǎn)圖清晰，如圖11 所示。

圖9 γ-γ 符合時(shí)間測(cè)量系統(tǒng)裝置圖

圖10 符合時(shí)間間隔的時(shí)間譜

圖11 LYSO 陣列晶體位置映射圖

4 結(jié) 束 語(yǔ)

本文設(shè)計(jì)并實(shí)現(xiàn)了一種用于重離子治癌裝置的γ-γ 符合時(shí)間測(cè)量系統(tǒng)，該系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單、易實(shí)現(xiàn)、低成本的特點(diǎn)，可方便實(shí)現(xiàn)通道數(shù)的擴(kuò)展，且各個(gè)通道間獨(dú)立。經(jīng)過(guò)試驗(yàn)測(cè)試，本征時(shí)間分辨好于276 ps (FWHM)，具有良好線(xiàn)性。LYSO 晶體陣列構(gòu)成的符合測(cè)量系統(tǒng)對(duì)511 keV γ 射線(xiàn)的測(cè)試，時(shí)間測(cè)量精度優(yōu)于1.12 ns (FWHM)，略好于文獻(xiàn)[19]提出的多相時(shí)鐘測(cè)得符合時(shí)間精度。而且晶體陣列位置映射散點(diǎn)圖清晰，能夠滿(mǎn)足γ-γ 符合時(shí)間測(cè)量系統(tǒng)的研究和測(cè)試需求。