感應(yīng)加熱電源信號(hào)源設(shè)計(jì)

李森，黃海波，孫帆，盧軍，孫永新，李艷

（湖北汽車工業(yè)學(xué)院 電氣與信息工程學(xué)院，湖北 十堰442002）

隨著國(guó)家對(duì)能源結(jié)構(gòu)的調(diào)節(jié)以及電子控制技術(shù)的發(fā)展，越來(lái)越多的鋼鐵冶煉、鍛造和熱沖壓加工企業(yè)采用感應(yīng)加熱的方式對(duì)金屬材料進(jìn)行加工處理。感應(yīng)加熱電源采用電磁感應(yīng)原理在被加熱的材料內(nèi)部形成渦流，通過(guò)渦流的發(fā)熱效應(yīng)［1］對(duì)金屬材料進(jìn)行加熱。感應(yīng)加熱電源具有溫度控制精確、加熱速度快、能源利用率高等優(yōu)點(diǎn)［2］，因此在許多領(lǐng)域得到廣泛的應(yīng)用［3］。由于金屬材料種類、形狀、大小不同，對(duì)其進(jìn)行加熱時(shí)，加熱頻率和功率也不同，因此要求所設(shè)計(jì)的信號(hào)源具有調(diào)幅與調(diào)頻的功能。如果多個(gè)電源并行工作時(shí)，要求加熱區(qū)之間必須同頻同相，因此要求信號(hào)源具有調(diào)相的功能。針對(duì)加熱過(guò)程中工件或材料狀態(tài)變化及集膚效應(yīng)，吳健穎等人提出了一種單橋雙頻的感應(yīng)加熱方式［4］；產(chǎn)生逆變控制信號(hào)時(shí)，采用查表的方式產(chǎn)生正弦調(diào)制波和三角載波，這對(duì)于FPGA的內(nèi)存資源消耗較大。針對(duì)電源的功率調(diào)節(jié)，陳富豪等人提出了基于脈寬移相的功率調(diào)節(jié)方法［5］，該方法運(yùn)算較復(fù)雜，消耗資源較多。文中采用CORDIC（coordinate rotation digital computer）算 法 與DDS（direct digital synthesizer）算法相結(jié)合的方式，利用直接數(shù)字比較的方法，生成幅頻相可調(diào)的SPWM（sinusoidal pulse width modulation）控制信號(hào)，滿足感應(yīng)加熱電源對(duì)頻率、相位和功率控制的要求。

1 SPWM波驅(qū)動(dòng)全橋電路原理

SPWM 波對(duì)感應(yīng)加熱電源的控制是通過(guò)驅(qū)動(dòng)全橋逆變電路實(shí)現(xiàn)［6］。全橋逆變電路結(jié)構(gòu)見(jiàn)圖1，由開(kāi)關(guān)管A1、A2、B1、B2和續(xù)流二極管D1、D2、D3、D4組成［7-8］。SPWM控制器產(chǎn)生的SPWM波作用于開(kāi)關(guān)管的柵極U1、U2、U3、U4；當(dāng)U1、U4為高電平時(shí)，A1、B2導(dǎo)通，A2、B1截止，電流流向?yàn)閁d→A1→a→負(fù)載→b→B2；當(dāng)U2、U3為高電平時(shí)，B1、A2導(dǎo)通，A1、B2截止，電流流向?yàn)閁d→B1→b→負(fù)載→a→A2；控制同一半橋的上下兩路SPWM波互補(bǔ)，左右2個(gè)半橋之間的相位相差180°。輸出電壓的大小由調(diào)制度決定，開(kāi)關(guān)管的頻率由載波頻率決定。

圖1 全橋逆變電路

2 DDS原理

DDS 是通過(guò)直接數(shù)字頻率合成的方式合成需要的數(shù)字波形，具有相位連續(xù)性好、頻率響應(yīng)時(shí)間短、頻率精度高等優(yōu)點(diǎn)［9］，容易實(shí)現(xiàn)幅、頻、相的精確控制。DDS原理流程如圖2所示，DDS結(jié)構(gòu)如圖3 所示［10］。當(dāng)每個(gè)時(shí)鐘到來(lái)時(shí)，相位線性遞增，隨著相位的不斷遞增，輸出波形數(shù)據(jù)也不斷刷新。相位累加器的溢出周期就是DDS信號(hào)發(fā)生器的輸出信號(hào)的周期［11］。設(shè)頻率控制字fword的值為M，相位累加器為N位，則輸出信號(hào)的頻率fout與系統(tǒng)時(shí)鐘fclk的關(guān)系為［12-14］

圖2 DDS原理流程圖

圖3 DDS基本結(jié)構(gòu)圖

3 CORDIC算法原理與優(yōu)化

3.1 CORDIC算法正余弦值計(jì)算原理

圖4 坐標(biāo)旋轉(zhuǎn)關(guān)系

3.2 CORDIC算法角度收斂范圍優(yōu)化

傳統(tǒng)CORDIC 算法角度收斂范圍為-99.88～99.88°，通過(guò)角度數(shù)值分段與象限劃分處理的方法，將角度的收斂范圍擴(kuò)大到（0,+∞）任意角度的計(jì)算。實(shí)現(xiàn)原理如下：將表示角度數(shù)值的位數(shù)劃分為高、中、低3段，分段表示結(jié)構(gòu)如圖5所示。高段數(shù)值用于表示360°整數(shù)倍的角度值；中段數(shù)值為2位二進(jìn)制數(shù)，用于象限劃分，劃分為4個(gè)象限，00表示第一象限，01 表示第二象限，10 表示第三象限，11表示第四象限。低段數(shù)值表示每個(gè)象限內(nèi)的角度值，這樣任意θ∈(0,+∞)都可以表示為

圖5 角度分段結(jié)構(gòu)圖

式中：m為高位段數(shù)值；k為中位段數(shù)值；n為低位段數(shù)值。由于三角函數(shù)具有周期性和對(duì)稱性，對(duì)于任意輸入角度θ，計(jì)算時(shí)采取角度數(shù)值截?cái)嗟姆椒ㄌ幚?，只截取角度?shù)值的中段和低段。首先進(jìn)行低位角度值的正余弦值計(jì)算，然后判斷中段象限，最后根據(jù)三角函數(shù)的轉(zhuǎn)化關(guān)系計(jì)算出該角度的正余弦值，處理流程如圖6所示。

圖6 截位計(jì)算流程圖

3.3 CORDIC算法的硬件實(shí)現(xiàn)

CORDIC算法有循環(huán)式與流水線式2種實(shí)現(xiàn)結(jié)構(gòu)［17］，由于循環(huán)結(jié)構(gòu)計(jì)算1個(gè)角度的正余弦值需要消耗多個(gè)時(shí)鐘周期，速度較慢，不利于高速信號(hào)的產(chǎn)生，因此采用16級(jí)流水線結(jié)構(gòu)，如圖7所示。每級(jí)只需要3個(gè)加減運(yùn)算器和2個(gè)移位寄存器，因此在硬件結(jié)構(gòu)上容易實(shí)現(xiàn)，且運(yùn)算速度高，每個(gè)時(shí)鐘周期可以計(jì)算出1個(gè)角度的正余弦值。

圖7 CORDIC流水線結(jié)構(gòu)圖

4 死區(qū)可調(diào)SPWM實(shí)現(xiàn)

4.1 基于CORDIC的正弦波實(shí)現(xiàn)

CORDIC算法實(shí)現(xiàn)DDS正弦信號(hào)，其結(jié)構(gòu)與傳統(tǒng)DDS基本相同，如圖8所示。只需將傳統(tǒng)DDS結(jié)構(gòu)中的ROM 查找表模塊用CORDIC 迭代模塊、角度轉(zhuǎn)換模塊和三角函數(shù)轉(zhuǎn)換模塊替換，將相位控制寄存器與相位累加寄存器的和作為角度轉(zhuǎn)換模塊的輸入，CORDIC迭代的輸出作為三角函數(shù)轉(zhuǎn)換模塊的輸入，三角轉(zhuǎn)換模塊的輸出就是最終的數(shù)字正弦、余弦波。編寫(xiě)Verilog代碼，并在ModelSim中進(jìn)行仿真，結(jié)果如圖9所示。

圖8 CORDIC_DDS結(jié)構(gòu)圖

圖9 CORDIC正弦波仿真波形圖

4.2 幅頻相調(diào)節(jié)實(shí)現(xiàn)

正弦波頻率的調(diào)節(jié)是通過(guò)控制CORDIC_DDS結(jié)構(gòu)中輸入頻率控制字的值來(lái)調(diào)節(jié)頻率的大小。頻率控制字本質(zhì)上是控制信號(hào)的相位累加速度，頻率控制字?jǐn)?shù)值越大，則相位累加越快，單位時(shí)間內(nèi)信號(hào)的完整波形越多，頻率越高。通過(guò)按鍵調(diào)節(jié)頻率控制字的數(shù)值，從而改變頻率，仿真波形如圖10所示，可知頻率為10～100 Hz 可調(diào)。為了便于觀察，將頻率增量的大小設(shè)置為10 Hz。通過(guò)改變相位控制字的數(shù)值大小來(lái)調(diào)節(jié)初始相位，仿真波形如圖11所示，計(jì)算公式為

式中：M為相位寄存器的位數(shù)；φ為需要設(shè)置的相位值；Pword為相位控制字。為了便于觀察，設(shè)置相位調(diào)節(jié)的步進(jìn)值為30°，實(shí)際調(diào)節(jié)的精度設(shè)計(jì)為1°。通過(guò)采用移位與乘以幅值控制因子的方法實(shí)現(xiàn)正弦波幅值的調(diào)節(jié)：先將CORDIC_DDS 輸出的數(shù)字正弦波進(jìn)行算術(shù)右移10 位，然后再乘以幅值控制因子，即可實(shí)現(xiàn)幅度的調(diào)節(jié)。根據(jù)實(shí)際需求設(shè)置0～1024 擋可調(diào)，每次的步進(jìn)值為1，仿真波形如圖12 所示。利用DDS ROM 查表法生成的正弦波512 擋調(diào)幅，仿真如圖13 所示，可知波形量化失真嚴(yán)重，當(dāng)幅度調(diào)節(jié)增加到1024擋，波形量化失真將更加嚴(yán)重。因此采用CORDIC 算法產(chǎn)生的正弦波精度更高。

圖10 頻率調(diào)節(jié)仿真波形圖

圖11 相位調(diào)節(jié)仿真波形圖

圖12 CORDIC幅值調(diào)節(jié)仿真波形圖

圖13 ROM表幅值調(diào)節(jié)仿真波形圖

4.3 數(shù)字三角波實(shí)現(xiàn)

感應(yīng)加熱電源中采用載波頻率固定，調(diào)制波幅、頻、相可調(diào)的SPWM 波。數(shù)字三角波生成模塊由數(shù)字分頻器、幅值加減器、數(shù)值比較器組成，結(jié)構(gòu)如圖14a 所示。數(shù)字分頻器對(duì)輸入的系統(tǒng)時(shí)鐘進(jìn)行分頻，得到幅值加減器需要的驅(qū)動(dòng)頻率，幅值加減器在每個(gè)驅(qū)動(dòng)時(shí)鐘的作用下不斷進(jìn)行幅值累加或遞減，數(shù)值比較器將幅值加減器輸出的幅值與最大最小幅值進(jìn)行比較，當(dāng)幅值到達(dá)最大時(shí)，減計(jì)數(shù)使能端有效，加計(jì)數(shù)無(wú)效；當(dāng)幅值到達(dá)最小時(shí)，加計(jì)數(shù)使能端有效，減計(jì)數(shù)無(wú)效。編寫(xiě)Verilog代碼，并在ModelSim中進(jìn)行仿真，仿真波形如圖14b所示。

圖14 數(shù)字三角波結(jié)構(gòu)及仿真波形圖

4.4 SPWM波實(shí)現(xiàn)

將CORDIC_DDS 模塊輸出的正弦調(diào)制波與數(shù)字三角波發(fā)生模塊產(chǎn)生的三角載波進(jìn)行比較，生成SPWM 波，當(dāng)正弦波幅值大于三角波幅值時(shí)，SPWM輸出為高電平，反之為低電平［18］。SPWM波的脈寬隨正弦波幅值呈周期性變化。編寫(xiě)Verilog 代碼，并在ModelSim中進(jìn)行仿真，仿真波形見(jiàn)圖15。

圖15 SPWM波形仿真波形圖

4.5 死區(qū)實(shí)現(xiàn)

圖16 死區(qū)仿真波形圖

全橋驅(qū)動(dòng)電路在工作時(shí)，任何時(shí)刻同一橋臂只允許上下2 個(gè)開(kāi)關(guān)管中的其中1 個(gè)導(dǎo)通，另1 個(gè)關(guān)閉。如果2個(gè)開(kāi)關(guān)管同時(shí)導(dǎo)通，會(huì)使電流不經(jīng)過(guò)負(fù)載，直接通過(guò)上下2 個(gè)開(kāi)關(guān)管流回電源，形成很大的電流，而使開(kāi)關(guān)管燒毀，因此要求控制同一橋臂上下2 個(gè)開(kāi)關(guān)管的SPWM 波具有互補(bǔ)功能。當(dāng)開(kāi)關(guān)管關(guān)斷時(shí)，不能立即截止，需要一定的關(guān)斷時(shí)間，因此當(dāng)其中1個(gè)開(kāi)關(guān)管關(guān)斷時(shí)，另1個(gè)不能立即導(dǎo)通，否則就會(huì)燒毀開(kāi)關(guān)管，要求2 路互補(bǔ)的SPWM波之間必須存在死區(qū)時(shí)間［19］。實(shí)現(xiàn)2 路互補(bǔ)且具有死區(qū)SPWM波的方法如下：輸入的主SPWM中，1路對(duì)其上升沿進(jìn)行延時(shí)，另1路對(duì)其下降沿進(jìn)行延時(shí)再取反。編寫(xiě)Verilog 代碼，并在ModelSim 中進(jìn)行仿真，波形如圖16所示。

將編寫(xiě)好的Verilog 代碼下載到EP4CE10 F17C8 FPGA 芯片中，并用QuartusII 自帶的signal-TapII 邏輯分析儀抓取實(shí)際SPWM 輸出信號(hào)［20］，結(jié)果如圖17所示，由圖17可知，輸出的SPWM波上下2路波形互補(bǔ)，且?guī)в兴绤^(qū)，表明系統(tǒng)設(shè)計(jì)正確。

圖17 實(shí)際驗(yàn)證波形圖

5 結(jié)語(yǔ)

根據(jù)感應(yīng)加熱電源對(duì)控制信號(hào)的要求，采用CORDIC 算法與DDS 相結(jié)合的方法，利用FPGA 設(shè)計(jì)了能產(chǎn)生4 路兩兩互補(bǔ)輸出、相位互差180°、具有死區(qū)調(diào)節(jié)功能且幅頻相可調(diào)的SPWM波信號(hào)源。通過(guò)Verilog 編程實(shí)現(xiàn)了設(shè)計(jì)，并在ModelSim 軟件中仿真，驗(yàn)證了其正確性，同時(shí)在EP4CE10F17C8 FPGA上進(jìn)行驗(yàn)證，證明了設(shè)計(jì)的可行性。