SiP器件運行狀態(tài)監(jiān)測方法*

（航天科工防御技術(shù)研究試驗中心 北京 100854）

1 引言

系統(tǒng)級封裝（System In a Package，SiP）器件采用多種裸芯片進(jìn)行排列組裝，增強了集成電路的整合能力，降低了物理實現(xiàn)的成本，減少了由于工藝差異而引起的器件性能問題[1～2]。SiP能最大限度的優(yōu)化系統(tǒng)性能、避免重復(fù)封裝、縮短開發(fā)周期、降低成本、提高集成度，有利于實現(xiàn)系統(tǒng)的微小型化。這些優(yōu)點使其在航空航天等領(lǐng)域有廣泛的應(yīng)用價值，成為裝備系統(tǒng)小型化的有效途徑[3～4]。

由于SiP器件結(jié)構(gòu)及功能的復(fù)雜性，對該類器件的可靠性評價還缺乏統(tǒng)一的標(biāo)準(zhǔn)和規(guī)范，盡管國產(chǎn)SiP器件通過了廠家實施的各種試驗項目，但是在其工程應(yīng)用前如果缺乏相關(guān)固有及應(yīng)用可靠性的評價，很可能在工程應(yīng)用中發(fā)生故障[5]，針對這種情況往往采用試驗手段考核器件在應(yīng)用過程中的可靠性水平。傳統(tǒng)的作法是開展某項試驗一段時間后，檢測器件功能及各項參數(shù)，但某些軟故障無法通過這種方式檢測出來，也無法準(zhǔn)確掌握器件試驗過程中失效情況，不利于開展后續(xù)的可靠性分析。因此本文對SiP器件典型失效模式與失效機(jī)理進(jìn)行分析，并設(shè)計完成了SiP功能運行狀態(tài)監(jiān)測系統(tǒng)，實時監(jiān)測SiP器件在可靠性評價試驗過程中的功能運行狀態(tài)，為該類器件可靠性評價提供手段，提高器件使用可靠性。

2 SiP器件典型失效模式與失效機(jī)理

2.1 SiP器件典型失效模式

元器件失效模式是對元器件可靠性分析的基礎(chǔ)，結(jié)合SiP器件的結(jié)構(gòu)特點與前期失效案例積累，總結(jié)如下幾種常見SiP器件失效模式[6～7]。

1）與環(huán)境應(yīng)力相關(guān)的失效模式

工作不穩(wěn)定；參數(shù)一致性差；無輸出功能。

2）與密封和內(nèi)部氣體成分控制有關(guān)的失效模式

性能不穩(wěn)定；電性能參數(shù)變差；工作壽命變短；內(nèi)部有氧化腐蝕現(xiàn)象。

3）與機(jī)械應(yīng)力有關(guān)的失效模式

機(jī)械缺陷；機(jī)械變形；鍵合點斷開；粘接面沾污；粘接材料疲勞；基板開路。

2.2 SiP器件典型失效機(jī)理

根據(jù)上述SiP器件失效模式及結(jié)構(gòu)特點，分析得出相應(yīng)失效機(jī)理[8～9]如下。

1）與環(huán)境應(yīng)力相關(guān)的失效機(jī)理

高溫會使內(nèi)部元器件產(chǎn)生機(jī)械變形或缺陷；散熱條件變差會造成熱量累積，熱阻增大，產(chǎn)生熱失效。

2）與密封和內(nèi)部氣體成分控制有關(guān)的失效機(jī)理

氧氣會使腔體內(nèi)的金屬表面氧化，形成結(jié)構(gòu)缺陷；水汽會在電極間形成并聯(lián)電阻導(dǎo)致漏電、頻率偏移等參數(shù)劣化。

3）與機(jī)械應(yīng)力有關(guān)的失效機(jī)理

機(jī)械應(yīng)力會導(dǎo)致器件殼體變形，器件材料產(chǎn)生疲勞，導(dǎo)致內(nèi)部芯片損壞或者鍵合絲碰絲或斷開等情況[10～11]。

3 SiP器件功能運行狀態(tài)監(jiān)測系統(tǒng)

SiP器件功能運行狀態(tài)監(jiān)測要涵蓋DSP、FPGA、422接口、FDC 數(shù)據(jù)調(diào)理接口、SRAM、FLASH等內(nèi)部資源，根據(jù)不同內(nèi)部資源的特點，針對性的開展功能運行監(jiān)測系統(tǒng)構(gòu)建[12～13]。

3.1 SiP器件簡介

本文選取復(fù)雜結(jié)構(gòu)SiP器件MS50001ZZ，主要架構(gòu)是FPGA+DSP，F(xiàn)PGA實現(xiàn)輸入輸出信號控制，DSP實現(xiàn)信號處理，同時集成了FLASH、SRAM、422、FDC等電路[14～15]。

該型SiP器件主要實現(xiàn)數(shù)據(jù)處理、通信和信號控制等功能，其內(nèi)部結(jié)構(gòu)見表1。

表1 MS50001ZZ型SiP器件內(nèi)部芯片種類及數(shù)量

3.2 SiP器件功能運行狀態(tài)監(jiān)測系統(tǒng)硬件設(shè)計

MS50001ZZ型SiP器件結(jié)構(gòu)復(fù)雜，通過分析器件功能、結(jié)構(gòu)特點可知，完成數(shù)據(jù)處理及分析功能的主要芯片為內(nèi)部DSP及FPGA，通過DSP實現(xiàn)信號處理，利用FPGA實現(xiàn)輸入輸出信號控制。因此，該型SiP器件功能運行狀態(tài)監(jiān)測系統(tǒng)設(shè)計以SiP電路的DSP和FPGA為核心，分別對DSP各總線接口、存儲器（SRAM/FLASH）、電平轉(zhuǎn)換電路、RS-422收發(fā)芯片和整形反相電路進(jìn)行功能監(jiān)測。SiP電路通過RS-422接口與監(jiān)測板通訊，監(jiān)測板通過RS-232接口與PC機(jī)通訊，配合上位機(jī)軟件，實時反饋測試結(jié)果。

MS50001ZZ型SiP器件功能運行監(jiān)測系統(tǒng)由SiP器件、多層PCB板、專用接插件組成（如圖1所示），電路經(jīng)過電裝和點膠處理，試驗板通過專用接插件與監(jiān)測板相連。監(jiān)測板由一顆ARM處理器及外圍配置電路實現(xiàn)對試驗板的控制，并提供電源（電源需求見表2）、時鐘及復(fù)位等信號，控制試驗板的測試過程。試驗板將測試結(jié)果通過RS-422總線傳遞給ARM處理器，試驗板固定在試驗工裝上。監(jiān)測板設(shè)計了與PC機(jī)連接的端口，通過上位機(jī)軟件可方便查看測試的具體內(nèi)容和各個時間點的工作狀態(tài)。

圖1 功能運行監(jiān)測裝置結(jié)構(gòu)框圖

表2 功能運行狀態(tài)監(jiān)測系統(tǒng)電源需求

MS50001ZZ型SiP器件基本功能測試項如表3所示。

表3 MS50001ZZ型SiP器件基本功能測試項

1）I2C接口功能測試

使用FPGA兩個普通口實現(xiàn)I2C總線接口功能，作為從設(shè)備與DSP的I2C總線接口進(jìn)行通信，具體測試示意圖如圖2所示。

如果沒有接收到或者接收到了錯誤的數(shù)據(jù)，則將變量RR的第0位置1，錯誤狀態(tài)不清零。

圖2 I2C接口功能測試示意圖

2）McBSP接口功能測試

設(shè)定McBSP0工作于SPI主模式，McBSP1工作于SPI從模式，McBSP0通過提供移位時鐘和從設(shè)備使能信號來控制通信的過程，實現(xiàn)McBSP1的通信。如果沒有接收到或者接收到了錯誤的數(shù)據(jù)，則將變量RR的第1位置1，錯誤狀態(tài)不清零。

3）外部中斷功能測試

由上位機(jī)提供4路外部中斷信號給DSP，實現(xiàn)外部中斷功能測試。如果中斷未響應(yīng)則將變量RR的第2位置1，錯誤狀態(tài)不清零。

4）SRAM（FLASH）功能測試

使用DSP/FPGA通過EMIF總線對兩片SRAM（FLASH）進(jìn)行讀、寫、擦出功能測試。SRAM（FLASH）讀寫采用測試程序先寫后讀的方法測試。測試程序每隔若干秒向SRAM（FLASH）中寫入若干個測試數(shù)據(jù)，然后讀出，如果讀出的數(shù)據(jù)和寫入的一致，表明SRAM（FLASH）正常，否則表示SDRAM（FLASH）故障，此時測試程序?qū)⒆兞縍R的第3（4）位置1，錯誤狀態(tài)不清零。

5）DSP與FPGA通過EMIF總線通信測試

配置好DSP和FPGA，將FPGA配置為DSP外設(shè)，由DSP通過EMIF總線對FPGA進(jìn)行訪問，實現(xiàn)DSP與FPGA通信。如果沒有接收到或者接收到了錯誤的數(shù)據(jù)，則將變量RR的第5位置1，錯誤狀態(tài)不清零。

6）54LVC14功能測試

在54LVC14的輸入端施加設(shè)定頻率和幅值的正弦波，經(jīng)54LVC14整形和反相后將矩形波輸出給FPGA。由FPGA抓取該矩形波信號，確定脈寬、占空比、頻率等參數(shù)，并通過串行接口反饋給上位機(jī)，具體測試示意圖如圖3所示。如果讀出信號的脈寬、頻率與輸入信號相同，表明54LVC14正常，否則表示故障，此時測試程序?qū)⒆兞縍R的第6位置1，錯誤狀態(tài)不清零。

圖3 54LVC14功能測試示意圖

7）164245 電平轉(zhuǎn)換測試

電平轉(zhuǎn)換輸入信號在內(nèi)部由FPGA提供，故采用 有 FPGA 的 F_0_BAK[0..9]、FTL1SEL、FTL2SEL、FTL3SEL端口提供一定頻率方波給JS164245的A端，JS164245的B端輸出5V方波反饋給監(jiān)測板（必須保證3.3V與5V同時上電），具體測試示意圖如圖4所示。如果讀出信號的脈寬、頻率與輸入信號相同，表明54LVC14正常，否則表示故障，此時測試程序?qū)⒆兞縍R的第7位置1，錯誤狀態(tài)不清零。

圖4 164245電平轉(zhuǎn)換測試示意圖

8）SM3490功能測試

將7組SM3490的發(fā)送端和接收端分別并聯(lián)，由監(jiān)測板采用輪詢的方式一次訪問各個端口，實現(xiàn)該型SiP電路與監(jiān)測板或上位機(jī)的通信，所有測試項的測試結(jié)果也是通過RS-422接口反饋給監(jiān)測板或上位機(jī)。如果讀出的數(shù)據(jù)和寫入的一致，表明SM3490正常，否則表示SM3490故障，此時測試程序?qū)⒆兞縍R的第8位置1，錯誤狀態(tài)不清零。

3.3 SiP器件功能運行狀態(tài)監(jiān)測系統(tǒng)軟件設(shè)計

通過分析該型SiP器件功能可知，內(nèi)部DSP和FPGA為核心功能器件，為實現(xiàn)SiP器件功能，需為內(nèi)部DSP和FPGA燒寫程序，進(jìn)行板級可靠性強化試驗過程時，將SiP器件放置在試驗板的特制工裝上，通過功能運行監(jiān)測裝置實時反饋器件運行狀態(tài)，從而達(dá)到準(zhǔn)確掌握強化試驗器件故障信息。

1）FPGA程序加載：使用ISE 10.1完成FPGA程序燒寫；

2）DSP程序加載：利用CCS3.3對DSP程序進(jìn)行加載；

3）動態(tài)功能測試：（1）在完成FPGA和DSP程序燒寫后，必須拔下仿真器，并且重新上電，才能繼續(xù)進(jìn)行動態(tài)功能測試。（2）打開電源輸出，打開測試程序。（3）觀察測試軟件的接收區(qū)，監(jiān)測板會將變量RR傳給上位機(jī)，針對SiP器件的核心功能運行狀態(tài)進(jìn)行實時監(jiān)測，并實時反饋故障信息。

4 結(jié)語

通過論文對SiP器件失效情況的分析，明確該類器件典型失效模式與失效機(jī)理。設(shè)計完成SiP器件運行狀態(tài)監(jiān)測系統(tǒng)，可以對復(fù)雜結(jié)構(gòu)SiP器件功能運行狀態(tài)進(jìn)行實時監(jiān)測，從而得到評價器件可靠性的關(guān)鍵電性能參數(shù)，避免了無法準(zhǔn)確掌握器件試驗過程中失效情況，支撐可靠性試驗及結(jié)果評價，為SiP器件可靠性分析提供檢測手段。