超聲相控陣系統(tǒng)提高延時分辨率的研究進展

徐皓勝,曾 偉，楊紹輝，曾德平,2

(1. 超聲醫(yī)學工程國家重點實驗室,重慶醫(yī)科大學 生物醫(yī)學工程學院,重慶市生物醫(yī)學工程學重點實驗室,重慶 400016；2. 超聲醫(yī)療國家工程研究中心,重慶 401121)

0 引言

超聲相控陣技術基于可編程邏輯設備和多陣元陣列換能器，控制每個陣列元件發(fā)射超聲波的延遲時間實現在聲場中聚焦、偏轉或對接收到的回波信號進行延遲補償，加權疊加求和來超聲成像，是超聲技術發(fā)展的熱點之一[1]。相控陣技術最初是在相控陣雷達領域中應用，近年來已應用于工業(yè)無損檢測領域。它比傳統(tǒng)無損檢測更具優(yōu)勢，通過改變到達物體的超聲波相位關系，使聲束聚焦和偏轉，從而實現對工件的波束掃描并獲得內部成像。與傳統(tǒng)的超聲檢測相比，超聲相控陣技術可提高覆蓋范圍、檢測靈敏度和準確性，且可獲得高分辨率的裂紋、焊縫等缺陷圖像。因此，它已成為超聲無損檢測領域發(fā)展最快的技術，并廣泛應用于航空、鐵路、建筑和石油管道等工業(yè)領域[2-3]。此外，超聲相控陣還具有低功率、瞬時、動態(tài)聚焦和無創(chuàng)等特點，除在工業(yè)領域中的應用外，它在醫(yī)學治療和成像的研究和應用也越來越多，尤其是在腦部多種疾病的治療取得積極的進展[4]。盡管超聲相控陣技術的應用領域不同，但基本原理一致。超聲相控陣儀器開發(fā)的核心與難點是精確延時發(fā)射技術，國內外學者在超聲相控陣發(fā)射精確延時聚焦方面開展很多有益研究。

1 超聲相控陣發(fā)射和接收基本原理

陣列換能器的每個陣元激勵由軟件控制，通過改變各個陣元的發(fā)射延時時間，形成相位不同的超聲相干波束，在聲場中疊加干涉，使聲束發(fā)生聚焦和偏轉。超聲相控陣發(fā)射原理如圖1所示。

圖1 超聲相控陣發(fā)射聚焦原理圖

接收回波過程相當于發(fā)射的逆過程。聚焦點相對各個陣元的距離不同，每個陣元接收到目標點反射的回波時間也不同，且存在相位偏移，所以在接收時要對回波信號進行延時補償處理和加權求和。在延時疊加過程中，可控制合成方式(如陣列元素的相位和幅度)來實現普通聚焦、動態(tài)聚焦、合成孔徑、多聲束形成等控制效果。相控陣接收回波原理如圖2所示，T1～T5為延時補償時間，M為加權求和，Fp為焦點位置，z為中軸線。

圖2 超聲相控陣接收回波原理圖

2 延時分辨率對相控陣系統(tǒng)的影響

延時分辨率是相控陣技術最重要的參數，它決定了系統(tǒng)的成像分辨率和誤差旁瓣[5]，而誤差旁瓣是衡量超聲相控陣系統(tǒng)的最主要指標。高分辨率延時可減小到達焦點的每個陣列信號的相位誤差，從而減少誤差旁瓣。在實際使用中，延時分辨率不可能無限小，且過高的延時分辨率會增加系統(tǒng)復雜度，對硬件系統(tǒng)有較高要求。所以要根據需求選擇合適的延時分辨率[6]。

相控延時誤差旁瓣與聲束主瓣幅度比為

(1)

圖3為延時分辨率與誤差旁瓣的關系。由式(1)和圖3可知，在延時分辨率不變的情況下，N越多，誤差旁瓣越小；在換能器陣列元件數相同的情況下，延遲分辨率越高，誤差旁瓣越小。延時分辨率高可增大主瓣抑制旁瓣，有效提高成像分辨率。此外,延時分辨率對空間分辨率和波束偏轉[7]也有一定影響。由此可見，延時分辨率對相控陣系統(tǒng)有重要影響，是相控陣系統(tǒng)的核心。

圖3 延時分辨率與誤差旁瓣的關系

3 硬件延時技術

硬件延時技術是早期使用的延時方法，主要采用模擬延遲線(如LC網絡)來實現相位延時，使用電子開關來分段切換以獲得不同的延時量，延時分辨率一般在幾十納秒。最早的相控陣波束形成器在20世紀60年代末開發(fā)用于大腦成像[8]中。這些早期的系統(tǒng)涉及波束形成器功能實現相對簡單[9]。聚焦時采用集總的L-C延遲線作為延遲元件。實時扇區(qū)掃描(在特定方向上控制波束)要求在大量延遲配置間進行快速切換，這需復雜的控制系統(tǒng)，并在模擬延遲線上產生不良的切換噪聲。對于動態(tài)聚焦和轉向，作為延遲元件的L-C延遲線很龐大，因為對于每個元件和每個轉向而言，沿徑向深度的焦點的延遲模式都不同，因此需復雜的開關電路。之后出現了專用的延時芯片(數字可編程延時器)替代了模擬延遲線，提高了延時精確度和穩(wěn)定性，延時分辨率甚至低于1 ns[10]。

4 數字延時技術

一般數字延時可分為專用和通用延時單元兩大類。如AD9501等專用延時單元基于模擬器件，最大延時范圍為2.5 ns～10 ms，最小延時時間為10 ps，但動態(tài)范圍較小。通用的延遲單元一般由可編程邏輯器件(如現場可編程門陣列(FPGA)，復雜可編程邏輯器件(CPLD)等)來實現，具有設計簡單可靠、動態(tài)范圍大等優(yōu)點。但其延遲分辨率受器件最大系統(tǒng)時鐘頻率的限制，延時分辨率一般在納米級。與硬件線路延時相比，數字延時技術具有分辨率高,穩(wěn)定性好,調控方便等特點，可提高超聲相控陣系統(tǒng)的性能。所以,現在數字延時技術逐漸代替了硬件線路延時技術。

4.1 專用芯片延時

專用的延時芯片也叫數字可編程延時器，是一種時間延時器，且輸入、輸出信號具有可編程功能。Dusa C等[11]采用專用集成芯片在40 MHz采樣頻率下實現3.125 ns接收延時分辨率，同時提出了完整波束形成過程的模塊化架構，可使每個通道的最小延時分辨率達1.25 ns。Chang-Hong Hu等[12]用可編程延遲芯片(PDU13F-2)進行發(fā)射聚焦延時，通過軟件來實現10 ns的整數倍粗延時，控制PDU13F-2來實現小于10 ns的細延時。楊斌等[13]基于CPLD及時鐘主頻率的粗延時基礎上采用AD9501實現相控發(fā)射細延時, 延時分辨率可達1 ns。專用延時芯片大多應用場合都會結合邏輯器件來提高系統(tǒng)的動態(tài)延時范圍。雖然專用的延時芯片穩(wěn)定好，但其缺陷也很明顯，如果相控陣系統(tǒng)的通道數量過多，則成本較高，同時系統(tǒng)的集成度較低，無法與其他功能集成，通用性差，修改控制難。

4.2 采樣時間延時

基于FPGA芯片的系統(tǒng)時鐘頻率延時法結構簡單，易實現。祁小鳳等[14]提出了一種基于CPLD和高壓數字脈沖發(fā)射器的128通道超聲相控陣發(fā)射電路系統(tǒng)，具有5 ns的脈沖延時分辨率。此外，還可采用系統(tǒng)時鐘頻率高的高端FPGA設計高速計數器來提高延時分辨率?？壮萚15]用最高工作頻率(達550 MHz)的高端FPGA芯片來設計高速計數器，延時分辨率可達2 ns。但僅基于邏輯器件的系統(tǒng)時鐘頻率來控制延時會受器件工作頻率上限的限制。所以在此基礎上會采用其他精細的延時法與此相結合來提高整體的延時分辨率。鄧鷹飛等[16]設計了一種高壓發(fā)射電路的精確延時電路，在200 MHz時鐘頻率基礎上，通過雙數據速率輸入輸出DDRIO作為時鐘倍增器實現了波束2.5 ns延時。同時脈沖發(fā)射電壓強度是需考慮的一個重要因素，它將直接影響回波信號的強弱和檢測深度，而回波信號和檢測深度也直接影響超聲相控陣系統(tǒng)的性能。

4.3 軟件延時

4.3.1 基于直接數字頻率合成器(DDS)的延時法

DDS技術是近年來廣泛應用的一種數字技術, 可從相位角度合成信號，并具有高的頻率和相位分辨率、低相位噪聲和快速的頻率轉換等優(yōu)點，一般DDS結構如圖4所示。鮑曉宇等[17]提出了采用D/A輸出時鐘和DDS技術相結合的方法實現了1 ns的發(fā)射相控延時分辨率。駱英等[18]將計算出的激勵波形量化數據導入片上ROM，并在FPGA片內部構建了地址發(fā)生器依次讀出ROM中的數據，實現了4.78 ns的延時分辨率。波形的相位分辨率只與周期波形數據存儲表的長度有關，如果FPGA片上存儲空間允許，延時分辨率還可進一步提高。理論上波形相位分辨率在可無限細分，但FPGA片上存儲數據的能力有限，所以，J. M. Huang等[19]使用坐標旋轉數字計算(CORDIC)算法模塊代替ROM查找表模塊的新型DDS，應用CORDIC算法模塊可減少存儲量，提高數據精度。

圖4 DDS結構框圖

4.3.2 基于鎖相環(huán)(PLL)的延時法

最常用方法是基于鎖相環(huán)延時法，一般FPGA芯片內部都會集成鎖相環(huán)模塊，可在工程中直接調用，通過倍頻移相獲得高頻率、穩(wěn)定可靠、相位可調的系統(tǒng)時鐘，如圖5所示。系統(tǒng)時鐘控制整個系統(tǒng)，在實際應用過程中起決定性作用，延時分辨率再高，系統(tǒng)時鐘不可靠穩(wěn)定，也會造成誤差旁瓣的激增。G. D’Amato等[20]設計與實現了基于FPGA合成延遲線和鎖相環(huán)的高性能、可重構的有源相控陣天線四通道波束控制單元。該單元允許每個通道可編程的時間延遲相當于約1.4°的相移調諧步驟。楊先明等[21]基于FPGA芯片利用鎖相環(huán)的倍頻和移相技術，采用同步和等延時設計，實現了1 ns的陣元發(fā)射延時分辨率。如果想獲得更高的延時分辨率，可用多個鎖相環(huán)級聯產生多個存在一定相位差的時鐘信號。Fan Yuhang等[22]用FPGA的2個PLL資源。將50 MHz的時鐘信號加倍并移位生成8個相位差為45°的250 MHz方波信號通道，延時分辨率達0.5 ns。過高的延時分辨率會對硬件電路造成很大的壓力。Peter R. Smith等[23]用時鐘周期的整數倍和周期相位差引入粗略和精細的延遲，這些粗略和細微的延遲用于生成激勵波形，其延遲輪廓接近理想值，減少了相位量化誤差和誤差旁瓣。於煒力等[24]提出了一種多通道超聲相控陣發(fā)射系統(tǒng)，通過FPGA主控模塊、千兆以太網通信模塊和高壓脈沖發(fā)射電路的設計，實現了高速實時的數據傳輸和超聲波信號的高頻高壓的相控陣聚焦發(fā)射，相控延時分辨率達到1.25 ns。PLL能產生相位可調的穩(wěn)定高頻時鐘信號，并且能在FPGA等邏輯器件中直接調用，節(jié)約了開發(fā)時間，成為了現在主流的延時方法之一。

圖5 鎖相環(huán)移相示意圖

4.3.3 基于濾波器的延時法

基于濾波器的延時法適用于實時性強、精度高的聚焦延時算法的實現。同時在計算速度、性價比和分辨率方面具有較大優(yōu)勢。Volder J.E首次提出坐標旋轉數字計算方法(CORDIC)算法，通過相位旋轉來實現采樣序列延時。MA Jieming等[25]采用多核數字信號處理器(DSP)芯片完成聚焦算法，用 40 MHz采樣時鐘，使用4個核對2億個采樣點相位旋轉查表，減小了相位誤差影響。由于相位旋轉算法復雜，需要高性能的硬件支持，很多學者轉向數字重采樣實現高精度延時研究，獲得高倍密集輸出序列來減小量化延時誤差，從而基于多速率數字信號處理技術的多相濾波法開始應用到超聲延時聚焦，如典型普通非遞歸型(FIR)濾波器多相內插濾波法[26]，延時分辨率可達幾納秒。劉桂雄等[27]采用內插濾波法，設計了半帶濾波器作為內插濾波器，通過對超聲回波信號進行8倍內插濾波與多相分解，實現了1.25 ns的信號延時，與等效的普通非遞歸型(FIR)濾波器相比，減少了運算量，提高了延時精度。焦志海等[28]通過高速模數轉換器(ADC)采樣,再結合抽取、內插濾波法實現超聲信號延時，精度可達1.4 ns。但因受資源、速度和系統(tǒng)時鐘頻率等限制，精度小于1.25 ns 較難。提高系統(tǒng)的時鐘頻率及采用高端的FPGA芯片是提高延時分辨率的一個主要途徑。所以Peilu Liu等[29]在系統(tǒng)時鐘為125 MHz時，用插值級聯積分梳狀(CIC)濾波器經過8倍插值濾波和分解后，實現了1 ns的延時分辨率。Wenming Tang等[30]提出了一種新型的多相CIC內插濾波器設計，用改進的10倍多相內插CIC濾波器在100 MHz采樣頻率下實現了1 ns的延時分辨率。

研究基于 FPGA 的多相內插濾波法來實現高精度延時已受廣泛關注，普通 FIR 濾波內插技術方法在算法、資源復雜度與精度均有局限性，故研究內插濾波器與內插方案具有現實意義。

4.4 數字延時技術小結

經過多年的發(fā)展，數字延時技術越來越來成熟，逐漸成為相控陣系統(tǒng)延時的主流方法。數字延時法特性如表1所示。

表1 數字延時法特性比較

采樣延時和延時芯片可以實現較高的延時分辨率，但是成本高，可移植性差，靈活性低。另外，使用FPGA的鎖相環(huán)乘法和相移，也可以實現很高的時延精度，但對系統(tǒng)時鐘的頻率要求較高。理論上，延時分辨率越高越好，但是硬件電路造成的誤差延時與延時分辨率的比值也會越來越大，使得實際輸出的激勵延時產生不確定性，影響聚焦效果。

基于普通濾波器(如多級半帶濾波器、FIR濾波器等)可實現較高的時延分辨率，但在硬件實現中算法復雜。與普通濾波器相比，CIC濾波器無乘法器，結構簡單，運行速度快，占用資源少、易于在FPGA等邏輯器件上實現等優(yōu)點，但內插倍數越大，最大相對時間誤差越大。同時脈沖發(fā)射，電壓強度將直接影響回波信號的強弱和檢測深度，進而影響成像質量，還有系統(tǒng)同步設計也是需考慮的一個重要因素。

5 發(fā)展趨勢

超聲相控陣已廣泛應用在工業(yè)無損檢測、醫(yī)療診斷設備、水下探測和疾病治療等領域。隨著應用范圍越來越廣，尤其在疾病治療領域，對相控陣系統(tǒng)的延時分辨率提出了更高要求。同時也催生了多種延時技術。而現有的硬件線路延遲、采樣延遲和專用芯片延時具有通用性差、成本高及難以修改等缺陷。軟件延時具有易實現、可修改、穩(wěn)定性和重復性好等優(yōu)勢，在實現準確的時間延遲上具有很大的潛力。然而，軟件延時在很大程度上取決于算法的質量，因此，研究人員進行了許多嘗試來改善軟件延時法的性能。

在理論仿真方面，利用多種算法相結合來提高延時分辨率，如將DDS技術與CORDIC算法結合減少存儲量，提高延時分辨率；將DDS技術與鎖相環(huán)技術結合產生相移精度高且穩(wěn)定的移相信號; 將內插濾波器與多相分解法結合來減輕硬件實現負荷。對于軟件延時，很多方法已較成熟，隨著能達到的延時分辨率越來越高。然而，在工程應用方面，除考慮延時分辨率外，還需考慮硬件處理能力和實時計算能力。如采用CIC濾波器替代普通的FIR濾波器來減少硬件電路負擔，提高運行速度；采用千兆以太網傳輸技術來提高實時的數據傳輸能力；利用二極管高壓鉗位來提高發(fā)射電壓，進一步改善發(fā)射信號的準確性、準確度。

目前各種延時法的延時分辨率基本都做到10 ns內。在實際應用過程中，算法優(yōu)化和硬件電路誤差都要考慮，所以，現在研究人員都在改善硬件電路延時誤差和處理能力的基礎上來探究提高延時分辨率的方案。

6 結束語

高分辨率聚焦延時是超聲相控陣系統(tǒng)的核心，出現了一系列精準延時法，總體上可分為硬件延時和數字延時兩類。硬件延時作為早期的一種延時法已被數字延時取代，而數字延時技術中的采樣延時和專用芯片延時等方法存在成本高、修改控制難、不易于集成等缺點；軟件延時憑借靈活的數字信號處理算法來實現聚焦延時，具有通用性強、移植性好等優(yōu)點，所以軟件延時逐漸成為延時控制的主要方法。超聲相控陣系統(tǒng)的性能是隨著延時分辨率的提高而提高，但是，超聲相控陣系統(tǒng)不僅要考慮延時分辨率還需要考慮延時方法實現的難易、硬件的復雜程度和整體成本等多種因素，因此,應該根據系統(tǒng)性能指標要求選擇合適的延時方法。