基于分數(shù)階半正交多小波的跳頻多址信道接收系統(tǒng)設(shè)計

王 慧，馮金順

（南陽理工學(xué)院，河南 南陽 473000）

0 引 言

近年來，通信技術(shù)不斷發(fā)展，在各個領(lǐng)域都有所應(yīng)用，使用用戶越來越多，因此對多媒體數(shù)據(jù)的服務(wù)要求也越來越高，這就要求跳頻多址信道接收系統(tǒng)能夠提供很好的多速率數(shù)據(jù)接收服務(wù)，同時，系統(tǒng)還應(yīng)該具備較高的數(shù)據(jù)接收速度[1]。分數(shù)階半正交多小波是目前研發(fā)出的一種新的寬帶傳輸方案，該方案頻帶利用率高、抗干擾能力強、可以與多種調(diào)制技術(shù)相結(jié)合，從而提高系統(tǒng)的工作效率。因此，基于分數(shù)階半正交多小波的跳頻多址信道接收系統(tǒng)已經(jīng)成為人們的重點研究對象[2]。

信號在實際接收過程中很有可能受到障礙物、大氣環(huán)境或者地形地貌影響，一旦信號被影響，就有可能出現(xiàn)散射、反射和繞射等現(xiàn)象。在實際生活中，多信道接收系統(tǒng)所面臨的環(huán)境比較復(fù)雜，信號經(jīng)過衰落信道就會出現(xiàn)波形改變，有的改變程度較大，有的改變程度較小[3]。如果信號在信道接收系統(tǒng)中受到嚴重干擾，那么有用信號就會被淹沒在噪聲中，中心系統(tǒng)會做出錯誤決斷。隨著科技的發(fā)展，人們對信道衰落、信道延遲和多徑效應(yīng)感知更為敏感。目前使用最多的解決方案就是通過均衡補償技術(shù)減少噪聲影響，但是引入這一技術(shù)后，系統(tǒng)的成本增加，復(fù)雜度也隨之增加[4]。

相較于傳統(tǒng)系統(tǒng)，分數(shù)階半正交多小波跳頻技術(shù)能夠?qū)⒔邮盏母咚俅袛?shù)據(jù)通過串并變換處理，轉(zhuǎn)換成低速并行數(shù)據(jù)，以較低的速率達到高速率差運輸?shù)囊骩5]?；诜謹?shù)階半正交多小波的跳頻多址信道接收系統(tǒng)可以降低信號的信道帶寬，使并行發(fā)射信號通過平坦衰落信道，從而減小信號與信號之間的相關(guān)性，提高系統(tǒng)的抗干擾能力。

此外，分數(shù)階半正交多小波跳頻技術(shù)能夠結(jié)合通信技術(shù)，加強系統(tǒng)的通信能力。本文通過研究分數(shù)階半正交多小波跳頻技術(shù)的內(nèi)在含義，在國內(nèi)外研究成果的基礎(chǔ)上設(shè)計了一種新的跳頻多址信道接收系統(tǒng)，針對系統(tǒng)的硬件和軟件進行設(shè)計，通過實驗對給出的跳頻多址信道接收系統(tǒng)的有效性進行驗證。

1 跳頻多址信道接收系統(tǒng)硬件設(shè)計

基于分數(shù)階半正交多小波的跳頻多址信道接收系統(tǒng)能夠利用天線接收信號，再使用射頻變換技術(shù)和中頻變換技術(shù)得到通信信號脈沖序列，分析序列幅度變換，截取所有大于門限的脈沖[6]。

本文設(shè)計的接收系統(tǒng)具有很強的靈敏性，系統(tǒng)在工作時會主動發(fā)射電磁波，通過電磁波改變能量，分析工作環(huán)境。設(shè)定系統(tǒng)的截獲時間為150 ns，當(dāng)信號幅度的截獲時間超過150 ns 后，系統(tǒng)就會自動接收信號。

系統(tǒng)中的數(shù)字單元采用的采樣方式為A/D 采樣，由于存在數(shù)據(jù)延遲，所以采樣的數(shù)據(jù)會被存儲在芯片中，這種方法可以有效防止信息在接收過程中消失，提高系統(tǒng)的可實現(xiàn)性，增加系統(tǒng)的接收能力[7]。

系統(tǒng)的硬件總結(jié)構(gòu)如圖1 所示。

圖1 跳頻多址信道接收系統(tǒng)硬件結(jié)構(gòu)框架

1.1 A/D 電路設(shè)計

為保證接收的信號可以產(chǎn)生在系統(tǒng)的上升沿，設(shè)定兩級門限，通過兩級門限產(chǎn)生同步脈沖，第一級采用的門限是固定門限，第二級采用的門限是浮動門限，浮動門限的設(shè)定時間為150 ns，當(dāng)被接收的信號超過150 ns會建立浮動門限，產(chǎn)生同步脈沖[8]。浮動門限的產(chǎn)生框圖如圖2 所示。

圖2 浮動門限產(chǎn)生框圖

圖2 中，各個環(huán)節(jié)建立的時間小于0.2 μs。通過平均計算求出浮動門限的4 個平均值，高速A/D 采集的數(shù)據(jù)大于或等于4 個，在每個高速D/A 上設(shè)置預(yù)定時間，確保高速A/D 的采樣率高于50 MHz。為達到上述要求，選取AD6682 芯片為高速A/D 芯片，時序圖如圖3所示。

圖3 AD6682 芯片時序圖

觀察圖3 可知，AD6682 芯片內(nèi)部選用的模擬電源為12 V，數(shù)字電源為7 V，適合的工作溫度為-25～70 ℃，芯片為16 路差分輸入，平均每30 ns 可以得到一次數(shù)據(jù)采樣。接收到的信號需要通過AD8138 芯片完成轉(zhuǎn)換，信號轉(zhuǎn)換過程示意圖如圖4 所示。

圖4 差分信號轉(zhuǎn)換示意圖

觀察圖4 可知，采樣時鐘會被分成多路，選取其中的1 路作為高速A/D 使用，由FPGA 芯片處理采樣信號。通過得到的采樣值設(shè)定浮動門限，當(dāng)采樣周期到第5 個周期時會生成數(shù)字門限[9]。

1.2 D/A 電路設(shè)計

本文設(shè)定的系統(tǒng)必須要在150 ns 內(nèi)建立浮動門限，為達到這一要求，選取了16 位164M 的AD8746 芯片作為核心芯片，該芯片工作速度很快，時序圖如圖5 所示。

圖5 AD8746 芯片時序圖

AD8746 芯片由美國AD 公司生產(chǎn)，該芯片性能優(yōu)越，分辨率高達16 位，同時具備直流性能和交流性能，數(shù)據(jù)轉(zhuǎn)換速率為125 MHz。AD8746 芯片的工作方式為單一電源，使用的電源為5 V，以28 腳SOIC 封裝，芯片的正常工作溫度為-50～75 ℃，圖5 中的時鐘由120 MHz晶振產(chǎn)生，可利用FPGA 芯片分出多路，選取1 路供高速D/A 使用，將IOUTA 和IOUTB 在運放形式下生成模擬門限，設(shè)定第一個模擬門限IOUTA 的最大輸出值為15 mA，0.75 V，選取的負載電路為15 Ω。系統(tǒng)在工作時需要運行5 個周期，由此計算產(chǎn)生門限值的時間為52.7 ns。

1.3 接收單元設(shè)計

設(shè)計的接收單元將接收到的射頻信號轉(zhuǎn)換成中頻信號，保留信號的幅度值和相位，通過放大處理得到的中頻信號可以由A/D 轉(zhuǎn)換器直接采樣，采樣得到的數(shù)據(jù)與數(shù)字震蕩控制器中的數(shù)據(jù)進行混頻，再通過低通濾波器輸出兩種信號：第一種是基帶同相信號I；第二種是基帶正交信號Q。利用提取方法得到精準的信號相位信息[10]。

接收單元結(jié)構(gòu)圖如圖6 所示。

圖6 接收單元結(jié)構(gòu)圖

傳統(tǒng)系統(tǒng)主要采取的接入方式主要有以下幾種：高供高計（10 kV 以上）經(jīng)PT和CT接入式、高供高計（10 kV及以下）經(jīng)PT 和CT 接入式、高供低計（380 V）不經(jīng)PT但經(jīng)CT 接入式、高供低計（380 V）直接接入式、單相直接接入式計量、單相經(jīng)CT 接入式計量。

但是在應(yīng)用中，應(yīng)該根據(jù)其性能和應(yīng)用場所決定，還應(yīng)該考慮被檢測電路的負荷情況、測量對象，根據(jù)不同的電路（單相、三相三線、三相四線、高壓和低壓）選擇其適用的電能表、互感器等，以此保證測量的結(jié)果準確可信。因此，本文在設(shè)計接收單元時，同時引入了多個電路，系統(tǒng)會自動進行切換，確保結(jié)果的精準性。

采用傅里葉變換對中頻信號進行變換處理，得到的信號頻譜如圖7 所示。

圖7 信號頻譜

設(shè)計的系統(tǒng)滿足帶通采樣定理，利用基帶信號的同相分量I 和正交分量Q 得到中頻信號的相位值，通過處理獲得目標的角度信息[11]。

系統(tǒng)的前端布置多個接收裝置，這些接收裝置在同一時間接收來自同一信號源產(chǎn)生的信號，通過信號不同的相位和頻率得到信號路線之后，對其進行跟蹤。信號接收單元中的ADC 芯片可以同時啟動7 個中頻信號通道和3 個低頻信號通道，F(xiàn)PGA 具備混頻、低通濾波和相位測量的功能，得到的脈沖描述字PDW1 和PDW2 會被存放在存儲器中，結(jié)合時鐘管理電路、電源模塊、配置芯片共同組成。

2 跳頻多址信道接收系統(tǒng)軟件設(shè)計

根據(jù)系統(tǒng)硬件設(shè)計對軟件進行設(shè)計，軟件工作流程如圖8 所示。

第一步：讀取固定門限比較值，比較值采取的讀取方式是直接讀取，設(shè)置好讀取的時間點，設(shè)置第一個時間點為ti，讀取該時刻的電壓、電流，將其轉(zhuǎn)換為數(shù)字量，并將轉(zhuǎn)換得到的數(shù)字量進行數(shù)字乘法運算。進而產(chǎn)生此時刻的有功功率，對此進行采集處理，并將其進行數(shù)字累加，經(jīng)過一段時間的采集和測量得到這段時間內(nèi)固定門限比較值。

圖8 跳頻多址信道接收系統(tǒng)軟件工作流程圖

第二步：判斷是否為高。判斷方法采取移相法測量，將信號的電壓采樣值移相（工頻時，為5 ms），與信號電流采樣值相乘，然后在一段時間內(nèi)累加，即得這段時間內(nèi)信號的無功電能，根據(jù)信號無功電能判斷是否為高。

第三步：啟動計時器。在確定為高的情況下，啟動計時器，讓計時器完成采樣工作；如果確定結(jié)果不為高，需要返回到第一步。

第四步：將4 個采樣值平均后輸出給D/A。采用的輸出方法為區(qū)間法輸出，使用區(qū)間法輸出時，通常會選取一個時間值用來作為輸出標準，累計在15 min 之內(nèi)與功率成正比的脈沖數(shù)，乘以脈沖的電能，再用這個數(shù)值除以15 min 得到變量P1，將其記錄下來，并將其作為最大儲存量，然后進行第二次輸出，在15 min 的測量中得到第二個變量P2。若測量結(jié)果P2>P1，則用P2的數(shù)值取代P1的數(shù)值，將P2的數(shù)值記作最大儲存量，反之，則不變。按照此方法，使最大儲存量單元的數(shù)值一直保存為15 min 平均功率的最大值，再將4 次最大值平均計算輸出給D/A。

第五步：讀取計時器。在規(guī)定時間讀取出計時器記錄的數(shù)值，將計時器的結(jié)果記錄下來，及時反饋給下一單元。

第六步：是否達到150 ns。想要判別是否達到150 ns，是否能正常工作，就要能準確地判別出電能計量裝置的接線方式，發(fā)現(xiàn)其中的特點，進而進行比較詳細的分析，找出其使用電量的情況，進而確定是否達到150 ns。

第七步：接收信號。本文設(shè)計的接收系統(tǒng)具有2 個電能計量元件，每個元件有1 個電壓繞組和1 個電流繞組。在接收時，第2 次（1+t）～（15+t）min 內(nèi)計算平均功率（t 為滑差區(qū)間對應(yīng)的時間），第n 次在第（1+nt）～（15+nt）min 內(nèi)計算平均功率。將每次測得的數(shù)值與記錄的最大儲存量作比較，將最大的數(shù)值記錄下來，使表中的數(shù)值始終保持為最大儲存量單位，由此完成接收[12]。

3 實驗研究

3.1 實驗?zāi)康?/h3>

為了檢測基于分數(shù)階半正交多小波的跳頻多址信道接收系統(tǒng)的實際工作效果的有效性，設(shè)定對比實驗，選取傳統(tǒng)的接收系統(tǒng)和本文接收系統(tǒng)進行實驗對比。

3.2 實驗參數(shù)設(shè)置

設(shè)置實驗參數(shù)如表1 所示。

表1 實驗參數(shù)設(shè)置

3.3 實驗結(jié)果與分析

實驗得到的結(jié)果如表2 所示。

表2 實驗測試結(jié)果

分析上述結(jié)果可知，在多載波跳頻系統(tǒng)的總帶寬一定時，基于分數(shù)階半正交多小波接收系統(tǒng)接收到的跳頻點數(shù)要多于傳統(tǒng)系統(tǒng)，這證明給出的系統(tǒng)頻帶利用率更強，接收能力更好。

在向兩個系統(tǒng)同時發(fā)射信號時，基于分數(shù)階半正交多小波接收系統(tǒng)的誤碼率如圖9 所示。

圖9 誤碼率測試結(jié)果

觀察圖9 可知，本文系統(tǒng)接收到的信號誤碼率要小于傳統(tǒng)系統(tǒng)，隨著SNR 的增加，系統(tǒng)對于誤碼的調(diào)制能力越來越高。但是根據(jù)圖9 也可以看出，當(dāng)SNR 增大的數(shù)值達到一定值之后，基于分數(shù)階半正交多小波接收系統(tǒng)對于誤碼的調(diào)節(jié)能力達到穩(wěn)定，誤碼率不再改變，這時，影響系統(tǒng)誤碼率的主要因素不再是SNR。由此可以得出，在一定范圍內(nèi)，SNR 值越大，誤碼率越小，超過這一范圍，本文系統(tǒng)對誤碼率將無法實施改進。

4 結(jié) 語

本文基于分數(shù)階半正交多小波設(shè)計了一種跳頻多址信道接收系統(tǒng)，主要設(shè)計了該系統(tǒng)的A/D 電路、D/A電路以及接收單元，闡述了每個設(shè)備的功能，根據(jù)硬件結(jié)構(gòu)設(shè)計軟件流程，分析了系統(tǒng)的工作過程。本文研究的系統(tǒng)能夠相對準確地接收到外界信號，基本滿足設(shè)計要求，但是也存在一定問題，如調(diào)制誤碼率存在范圍限制等，還需要進一步改進。