130 nm加固SOI工藝的抗輻射控制芯片設(shè)計(jì)

常永偉，余 超,2，劉海靜，王 正，董業(yè)民,2

(1. 中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所 信息功能材料國(guó)家重點(diǎn)實(shí)驗(yàn)室， 上海 200050；2. 中國(guó)科學(xué)院大學(xué)， 北京 100049)

隨著網(wǎng)絡(luò)及通信技術(shù)的迅速發(fā)展，實(shí)時(shí)通信、定位導(dǎo)航等領(lǐng)域?qū)教炱魅缧l(wèi)星通信的依賴度越來(lái)越高，同時(shí)也對(duì)航天器中電路系統(tǒng)的穩(wěn)定性和精確度提出了更高的要求。而地球周圍復(fù)雜的空間輻射環(huán)境使得電路系統(tǒng)的可靠性逐漸成為航天技術(shù)進(jìn)一步發(fā)展的瓶頸。

絕緣體上硅(Silicon-On-Insulator, SOI)器件與體硅器件相比，由于其埋氧層實(shí)現(xiàn)全介質(zhì)隔離的特殊結(jié)構(gòu)，其在空間抗輻射領(lǐng)域具備一定的先天優(yōu)勢(shì)[1-3]。另外，SOI互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor, CMOS)器件還具有寄生電容小、高速、低功耗、集成度高、適用于小尺寸器件的優(yōu)勢(shì)[4]。

然而，總劑量電離輻射會(huì)在氧化物中產(chǎn)生陷阱電荷和界面態(tài)。SOI器件由于其埋氧層的存在，總劑量輻射效應(yīng)更加復(fù)雜[5]。對(duì) SOI 器件以及電路的抗總劑量輻射加固需要首先深入研究其總劑量輻射損傷的機(jī)理，在這個(gè)基礎(chǔ)上對(duì)器件及電路從各層次上進(jìn)行加固設(shè)計(jì)。

本文應(yīng)用總劑量輻射加固SOI晶圓材料及中國(guó)科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所開(kāi)發(fā)的130 nm部分耗盡絕緣體上硅(Partially Depleted Silicon-On-Insulator, PD-SOI) 抗輻射標(biāo)準(zhǔn)單元庫(kù)設(shè)計(jì)了一款基于比例、積分、微分(Proportion, Integral and Differential, PID)算法的專用集成電路(Application Specific Integrated Circuit, ASIC)控制芯片，所用單元庫(kù)在版圖上使用H型柵進(jìn)行總劑量輻射加固。芯片規(guī)模約80萬(wàn)門，采用CQFP164陶瓷管殼封裝，在基礎(chǔ)功能測(cè)試通過(guò)后進(jìn)行總劑量輻照試驗(yàn)。試驗(yàn)在模擬空間輻射的環(huán)境下進(jìn)行，結(jié)果表明被測(cè)試芯片的總劑量加固能力達(dá)到300 krad(Si)，可以完全滿足空間應(yīng)用的需求。

1 基于PID控制算法的芯片設(shè)計(jì)

1.1 PID控制算法分析

圖1為PID算法的原理示意圖，PID控制采用比例、積分、微分方法進(jìn)行閉環(huán)控制，具有架構(gòu)簡(jiǎn)單、易于實(shí)現(xiàn)、魯棒性強(qiáng)等特點(diǎn)[6]。比例控制是控制器輸出與輸入之間呈現(xiàn)比例關(guān)系，比例系數(shù)的大小可以決定偏差調(diào)節(jié)的快慢；積分控制是控制器輸出與輸入誤差信號(hào)的積分成正比關(guān)系，積分項(xiàng)的引入會(huì)使極小的穩(wěn)態(tài)誤差隨著時(shí)間的積累顯現(xiàn)出來(lái)；微分控制的作用是控制輸入信號(hào)的微分與輸出成正比，避免被控制量在調(diào)控中出現(xiàn)嚴(yán)重超調(diào)[7]。

圖1 PID控制原理示意Fig.1 Principle diagram of the PID control

PID控制有模擬和數(shù)字兩種，其中模擬PID控制的計(jì)算式為:

(1)

式中：Kp為比例系數(shù)；Ti為積分時(shí)間常數(shù)；Td為微分時(shí)間常數(shù)；u(t)為PID控制器的輸出信號(hào)；e(t)為比較模塊反饋的誤差量。

由于是采用數(shù)字集成電路的方法實(shí)現(xiàn)PID算法，所以，需對(duì)模擬PID算式進(jìn)行離散等效，離散等效中應(yīng)用求和替代積分，向后差分代替微分[8]，即：

(2)

(3)

根據(jù)式(2)～(3)可以得到數(shù)字PID計(jì)算式為：

(4)

進(jìn)一步有：

(5)

其中：

(6)

(7)

Δu(k)=u(k)-u(k-1)

=Kp[e(k)-e(k-1)]+Kie(k)+

Kd[e(k)-2e(k-1)+e(k+2)]

(8)

從而，只需要知道增量信號(hào)即可進(jìn)行相應(yīng)的控制，這樣在實(shí)現(xiàn)上更加簡(jiǎn)單易行。

1.2 基于PID控制的系統(tǒng)架構(gòu)

控制芯片基于閉環(huán)的反饋系統(tǒng)，其主要任務(wù)是通過(guò)閉環(huán)調(diào)節(jié)壓控晶振，最終向外界輸出高精度、高穩(wěn)定性的標(biāo)準(zhǔn)時(shí)鐘。如圖2所示，反饋系統(tǒng)中，PID_ASIC為算法實(shí)現(xiàn)芯片，負(fù)責(zé)接收由比較模塊產(chǎn)生及模數(shù)轉(zhuǎn)換器(Analog to Digital Converter, ADC)處理后的誤差信號(hào)，經(jīng)過(guò)算法計(jì)算后產(chǎn)生調(diào)節(jié)信號(hào)，再經(jīng)由數(shù)模轉(zhuǎn)換器(Digital to Analog Converter, DAC)處理產(chǎn)生壓控模擬信號(hào)對(duì)壓控晶振進(jìn)行調(diào)節(jié)。同時(shí)，芯片向比較模塊分時(shí)輸出兩組頻率字，經(jīng)直接數(shù)字頻率合成器(Direct Digital Synthesizer, DDS)合成以及變頻轉(zhuǎn)換與壓控晶振倍頻后的信號(hào)合成，作為測(cè)試信號(hào)輸入比較模塊與比較模塊內(nèi)的標(biāo)準(zhǔn)信號(hào)進(jìn)行比較，分離誤差信號(hào)輸出。反饋系統(tǒng)設(shè)計(jì)準(zhǔn)確度≤5×10-12，穩(wěn)定度≤1×10-12。

圖2 基于PID控制的系統(tǒng)架構(gòu)Fig.2 System architecture based on PID control

1.3 基于PID控制算法的ASIC設(shè)計(jì)

圖3所示為ASIC系統(tǒng)框架，時(shí)鐘分頻模塊的輸入clk由反饋系統(tǒng)的壓控晶振引入，分別向芯片、外部DAC、外部ADC輸出頻率相同、相位不同的分頻時(shí)鐘信號(hào)；輸入處理模塊針對(duì)誤差信號(hào)進(jìn)行時(shí)序控制和數(shù)據(jù)處理；DDS控制模塊由核心處理部分控制產(chǎn)生探測(cè)信號(hào)的頻率字；DAC控制模塊接收經(jīng)PID算法處理后的數(shù)據(jù)并產(chǎn)生對(duì)外部DAC的控制信號(hào)；核心處理部分主要負(fù)責(zé)對(duì)系統(tǒng)狀態(tài)的檢測(cè)、反饋閉環(huán)的檢測(cè)以及增量式PID算法的處理，其時(shí)序由核心的時(shí)序控制狀態(tài)機(jī)調(diào)節(jié)控制，其中狀態(tài)檢測(cè)模塊可實(shí)現(xiàn)針對(duì)異常狀況的自動(dòng)處理，控制狀態(tài)機(jī)復(fù)位重新搜索檢測(cè)。

在PID算法處理部分，將誤差信號(hào)進(jìn)行比例、積分計(jì)算，積分項(xiàng)由積分寄存器針對(duì)差分值，在每個(gè)時(shí)鐘進(jìn)行累加并定時(shí)輸出，其積分值與比例項(xiàng)求和后判斷是否越界，并輸出數(shù)據(jù)與相應(yīng)處理信號(hào)，由DAC控制模塊根據(jù)輸入數(shù)據(jù)及處理信號(hào)產(chǎn)生外部DAC調(diào)控信號(hào)。

圖3 芯片內(nèi)部模塊劃分Fig.3 Chip internal module partition

2 總劑量效應(yīng)及加固方法

2.1 總劑量效應(yīng)機(jī)理

總劑量輻射在氧化層中產(chǎn)生電子-空穴對(duì)，由于柵氧化層中的電子在室溫下是可動(dòng)的，因此，一部分電子和空穴會(huì)發(fā)生復(fù)合或被其他復(fù)合中心捕獲，另一部分電子則在電場(chǎng)作用下離開(kāi)SiO2層。這樣，在SiO2層中剩下的是不可移動(dòng)的空穴，這些空穴陷在SiO2層中產(chǎn)生正的氧化層陷阱電荷Qot[11-12]。式(9)表示了閾值電壓Vth的變化量ΔVth的計(jì)算關(guān)系式：

ΔVth=-e·ΔQot/Cox+e·ΔQit/Cox

(9)

式中，ΔQot為SiO2層中產(chǎn)生陷阱電荷的電荷密度，ΔQit是產(chǎn)生界面陷阱電荷的電荷密度，Cox是氧化層電容，e是電子常數(shù)。在空間輻射環(huán)境中，雖然輻射劑量率非常低，但MOS器件在空間環(huán)境下進(jìn)行長(zhǎng)時(shí)間工作時(shí)，陷阱電荷的累積會(huì)使其性能不斷下降甚至失效。

2.2 SOI晶圓的總劑量加固

SOI材料和器件的總劑量輻射效應(yīng)與輻射感生的氧化物電荷積累有關(guān)，其中氧化物主要包括柵氧化層、淺溝槽隔離場(chǎng)氧和絕緣埋層。SOI 器件與體硅器件相比，兩者在制造過(guò)程中采用了類似的柵氧化層和場(chǎng)氧化層工藝，主要的差別在于是否存在絕緣埋層。顯然，SOI 中絕緣埋層是導(dǎo)致SOI 器件的抗總劑量輻射能力不如體硅器件的關(guān)鍵因素。

抗總劑量輻射加固SOI 晶圓的加固方法依賴于Si+離子注入改性工藝，主要利用Si+離子注入在絕緣埋層中嵌入納米晶，而納米晶作為電子陷阱能夠俘獲輻射感生的空穴正電荷或者增加復(fù)合中心輻射感生電子-空穴對(duì)的復(fù)合[13]，通過(guò)降低輻射產(chǎn)生的凈正電荷的累積，來(lái)實(shí)現(xiàn)絕緣埋層的抗總劑量輻射加固。

本文所用的SOI晶圓采用了目前先進(jìn)、成熟的注氫層轉(zhuǎn)移技術(shù)，該技術(shù)將改性離子注入技術(shù)整合到注氫層轉(zhuǎn)移技術(shù)制備SOI 晶圓的過(guò)程中，在鍵合加固前完成離子改性，從而可以有效地避免頂層硅晶格損傷，可以制備出高質(zhì)量、高抗總劑量輻射加固SOI晶圓[14]。

2.3 加固晶圓總劑量輻射效應(yīng)驗(yàn)證分析

為了評(píng)估加固SOI晶圓的抗總劑量輻射能力，實(shí)際需要將加固SOI晶圓制備成各類MOS 器件，然后對(duì)其常規(guī)電學(xué)特性和輻射環(huán)境下的電學(xué)性能進(jìn)行表征和測(cè)試。

本節(jié)主要通過(guò)Co60γ 射線輻照實(shí)驗(yàn)研究加固SOI晶圓制備的H型柵 3.3 V NMOS器件(寬長(zhǎng)比W/L=10 μm/0.35 μm)在不同偏置條件下的輻照效應(yīng)，主要有開(kāi)態(tài)(ON)、關(guān)態(tài)(OFF)、傳輸態(tài)(PG)三種偏置態(tài)，具體的偏置條件如表1 所示 。

表1 器件的輻照偏置條件

在輻照之前和每一步輻照之后，均采用Keithley 4200SCS 半導(dǎo)體參數(shù)分析儀對(duì)器件的IDS-VGS 特性曲線進(jìn)行測(cè)量，漏端電壓保持為0.1 V。

總劑量輻照實(shí)驗(yàn)在中國(guó)科學(xué)院新疆理化技術(shù)研究所開(kāi)展，輻照源為Co60γ射線，選擇的輻照劑量率為200 rad(Si)/s，總劑量范圍在500～750 krad(Si)，達(dá)到設(shè)定的劑量點(diǎn)后對(duì)器件進(jìn)行移位測(cè)試。退火時(shí)溫度為100 ℃，退火時(shí)間為168 h，退火時(shí)加的偏置與輻照時(shí)的偏置相同。各個(gè)偏置條件下的H型柵3.3 V NMOS器件輻照前后的轉(zhuǎn)移特性曲線如圖4所示。實(shí)驗(yàn)結(jié)果表明：

(a) ON偏置(a) ON-state bias

(b) PG偏置(b) PG-state bias

(c) OFF偏置(c) OFF-state bias圖4 加固SOI晶圓制備的H型柵3.3 V NMOS器件輻照前后的轉(zhuǎn)移特性曲線Fig.4 Transfer characteristics of H-Gate 3.3 V NMOS fabricated on the radiation hardened SOI wafers before and after irradiation

在不同偏置條件下，輻照后器件的閾值電壓和漏電流與輻照前基本相同。本文所用的SOI晶圓材料總劑量加固水平可以達(dá)到500 krad(Si)。

2.4 芯片版圖規(guī)劃

寄生的源漏電流是總劑量效應(yīng)的最主要表現(xiàn)，H型柵能夠?qū)Ⅲw有效地引出，阻斷源漏之間的漏電通道，避免寄生晶體管的開(kāi)啟，同時(shí)阻斷器件邊緣漏電通路，減小漏電流，以增強(qiáng)抗總劑量輻射能力[15]。為此電路單元在版圖上使用帶兩個(gè)P+體引出端的 H 型柵進(jìn)行抗總劑量輻射加固，其結(jié)構(gòu)如圖5所示。

圖5 H型柵結(jié)構(gòu)示意Fig.5 Schematic of H gate

3 芯片測(cè)試結(jié)果

3.1 芯片功能測(cè)試結(jié)果

芯片在總劑量加固SOI晶圓上進(jìn)行流片，一次流片成功，流片后采用CQFP164封裝，并進(jìn)行了功能測(cè)試。功能測(cè)試主要是讓芯片在閉環(huán)系統(tǒng)進(jìn)行工作，作為核心處理部分調(diào)節(jié)系統(tǒng)誤差。測(cè)試結(jié)果表明：芯片的功能正確，且調(diào)節(jié)的精度可以達(dá)到5×10-12，與國(guó)外進(jìn)口的Actel反熔絲型抗輻射現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array, FPGA)AX500相近；在長(zhǎng)時(shí)間頻率穩(wěn)定度方面，芯片優(yōu)于國(guó)外FPGA，對(duì)比結(jié)果如表2所示。

表2 FPGA Actel AX500與芯片測(cè)試結(jié)果及比較

3.2 芯片總劑量測(cè)試結(jié)果

芯片總劑量輻照實(shí)驗(yàn)在中國(guó)科學(xué)院新疆理化技術(shù)研究所進(jìn)行，輻照源為Co60γ 射線，選擇的輻照劑量率為70 rad(Si)/s，總劑量范圍在100～450 krad(Si)。

在輻照過(guò)程中，芯片所加的偏置與芯片實(shí)際工作狀態(tài)相同。芯片偏置條件為：電源為3.63 V(3.3 V+10%)和1.32 V(1.2 V+10%)，分別給IO和內(nèi)核(CORE)供電；其余輸入腳都輸入25 Hz的方波。從測(cè)試的控制芯片DDS控制以及DAC控制端口輸出等方面沒(méi)有出現(xiàn)功能異常，這說(shuō)明控制芯片的核心算法、峰值檢測(cè)、狀態(tài)檢測(cè)、時(shí)序控制、閉環(huán)檢測(cè)等都正常工作。但是在輻照測(cè)試過(guò)程中觀察到芯片工作電流略有增大，這說(shuō)明芯片的電流-電壓特性已經(jīng)受到影響，符合文獻(xiàn)[12]中的結(jié)論。圖6為測(cè)試芯片在輻照前和輻照總劑量分別為100 krad(Si)、300 krad(Si)共3個(gè)測(cè)量點(diǎn)的工作電流。從圖中的電流變化曲線可以看出，芯片電流的變化在0.1 mA以內(nèi)，變化量遠(yuǎn)遠(yuǎn)小于規(guī)定的10%。

圖6 芯片電流隨輻照總劑量的變化曲線Fig.6 Chip current versus total ionizing dose

4 結(jié)論

采用上海微系統(tǒng)與信息技術(shù)研究所開(kāi)發(fā)的130 nm PD-SOI CMOS抗輻射標(biāo)準(zhǔn)單元庫(kù)進(jìn)行了基于PID算法的控制芯片設(shè)計(jì)。通過(guò)使用抗總劑量輻射水平達(dá)500 krad(Si)的加固SOI晶圓以及體接觸H型柵的版圖設(shè)計(jì)來(lái)對(duì)芯片進(jìn)行總劑量加固。芯片流片后采用CQFP164陶瓷管殼封裝，測(cè)試結(jié)果顯示芯片功能正確，且調(diào)節(jié)精度達(dá)到5×10-12，與國(guó)外進(jìn)口FPGA相當(dāng)，在頻率穩(wěn)定度方面芯片優(yōu)于進(jìn)口FPGA。輻照總劑量實(shí)驗(yàn)表明芯片在總劑量輻射達(dá)到300 krad(Si)時(shí)依然能夠正常且穩(wěn)定地工作，完全滿足空間應(yīng)用需求，可為衛(wèi)星抗輻射控制芯片國(guó)產(chǎn)化提供技術(shù)積累和基礎(chǔ)。