基于多核DSP 芯片的多載波通信波形實現(xiàn)

賀榮

（南京航空航天大學(xué)電子信息工程學(xué)院，江蘇 南京 210016）

0 引言

隨著新型移動多媒體業(yè)務(wù)的不斷涌現(xiàn)，多樣化的無線業(yè)務(wù)種類、大量的傳輸業(yè)務(wù)以及快速實時的傳輸需求等，要求通信波形傳輸帶寬越來越寬。目前的寬帶無線通信技術(shù)普遍采用多載波OFDM 技術(shù)作為物理層傳輸技術(shù)，如4G-LTE、IEEE 802.16、IEEE 802.22 等民用通信標準以及美軍寬帶網(wǎng)絡(luò)波形（wideband network waveform， WNW）、ANW2 波形（Advanced Network Wideband wave-form）軍用寬帶通信波形等[1]。

寬帶通信波形為用戶帶來了快速業(yè)務(wù)傳輸?shù)耐瑫r，對于設(shè)備軟硬件實現(xiàn)也帶來了更嚴苛的信號處理要求。對于采用軟件無線電實現(xiàn)方法來說，傳統(tǒng)的以單核DSP 芯片為核心的實現(xiàn)方案由于其芯片處理速度已無法滿足高速信號處理的要求，因此采用多個DSP 芯片或多核DSP 芯片的解決方案將成為必需。而多核DSP 解決方案相較多DSP 芯片方案則具有功耗低、多核共享和通信機制豐富靈活等優(yōu)勢，因此對于高性能軟件無線電平臺將更多地采用多核DSP 芯片進行實現(xiàn)。

1 基于多載波OFDM 的寬帶無線通信波形方案

目前寬帶無線通信波形物理層傳輸技術(shù)大多采用基于OFDM 的多載波實現(xiàn)方案，其原理框圖如圖1 所示。

圖1（a）為發(fā)送原理框圖，圖1（b）為接收原理框圖。波形物理層發(fā)送信號處理包括數(shù)據(jù)隨機化、信道編碼、符號映射（子載波調(diào)制）、導(dǎo)頻插入、IFFT、峰均比抑制、幀同步前導(dǎo)碼插入、數(shù)模變換等過程，波形物理層接收信號處理包括模數(shù)變換、OFDM幀同步檢測、載波頻偏估計與補償、FFT、信道傳輸函數(shù)估計與均衡、相位跟蹤、符號解映射（子載波解調(diào)）、信道解碼、解隨機化等處理過程。寬帶波形物理層中的子載波調(diào)制方式為BPSK、QPSK、16QAM 等，信道編碼方式主要為卷積碼、分組+卷積碼或turbo碼和LDPC 碼等，波形子載波頻率和子載波數(shù)目等根據(jù)具體應(yīng)用和信號帶寬進行相應(yīng)設(shè)計。

2 多核DSP 芯片C6670 結(jié)構(gòu)及主要功能

TMS320C6670 是TI 公司推出的C66x 系列多核數(shù)字信號處理芯片，該芯片具有多個通信專用的硬件協(xié)處理器，如FFTC（用于快速傅里葉變換），VCP（用于維特比譯碼），BCP（用于LTE 信道編碼），TCP3e（用于Turbo 編碼）以及TCP3d（用于Turbo 譯碼）等。該芯片可以為幾乎所有的無線通信標準提供高性能宏基站開發(fā)平臺，包括2G 制式中的GSM，3G 制式中的TD-SCDMA 和WCDMA，以及4G 制式中TDD-LTE、FDD-LTE 以及WiMax[2]。

C6670 包 含4 個DSP 核，每 核 主 頻 為1.0GHz 或1.2GHz，運算能力為38.4GMacs（定點，主頻1.2GHz），19.2GFlops（浮點，主頻1.2GHz）。存儲器包括各核內(nèi)部存儲器和多核共享存儲器，如圖2 所示。各核內(nèi)部存儲器包含32kByte Level-1 程序存儲器和32kByte Level-1 數(shù)據(jù)存儲器以及1024kByte Level-2 存儲器。多核共享存儲器為2048kByte SRAM 存儲器（四核共享）。同時C6670 支持64bit DDR3 外部存儲器接口，接口速率最高至1600Mbit/s。

3 多載波OFDM 寬帶通信波形的多核DSP實現(xiàn)

3.1 總體設(shè)計

寬帶通信波形系統(tǒng)主要由業(yè)務(wù)終端、CPU 板、DSP板和信道板組成，系統(tǒng)內(nèi)部接口如圖3 所示。

業(yè)務(wù)終端與波形系統(tǒng)的CPU 板通過以太網(wǎng)進行接口，發(fā)送業(yè)務(wù)終端將IP 業(yè)務(wù)數(shù)據(jù)發(fā)送給CPU 板，接收時CPU 板將恢復(fù)出的IP 數(shù)據(jù)發(fā)送回業(yè)務(wù)終端。波形系統(tǒng)內(nèi)部通過背板以串行RAPIDIO 總線相互連，發(fā)送時CPU 板將IP 數(shù)據(jù)組成SRIO 包格式發(fā)送給DSP 板，DSP板提取出IP 數(shù)據(jù)后進行編碼調(diào)制形成待發(fā)送基帶信號樣點數(shù)據(jù)（采樣速率34.133MSample/s），基帶信號樣點數(shù)據(jù)被組成SRIO 包發(fā)送給信道板進行上變頻并發(fā)射。接收時信道板將接收的射頻信號下變頻并數(shù)字采樣為基帶樣點數(shù)據(jù)（采樣速率為8.533MSample/s），基帶樣點數(shù)據(jù)同樣以SRIO 包形式發(fā)送給DSP 板，由DSP 板進行解調(diào)解碼處理恢復(fù)為IP 包數(shù)據(jù)，最后通過SRIO 總線發(fā)送給CPU 板。

該系統(tǒng)實現(xiàn)中由多核DSP 芯片TMS320C6670 完成大部分波形處理功能，包括物理層處理模塊、MAC 層處理模塊、業(yè)務(wù)數(shù)據(jù)接口模塊、射頻頻率生成與設(shè)置模塊、射頻接口模塊等。DSP 芯片內(nèi)波形處理各模塊劃分如圖4 所示。

3.2 各核功能劃分

適用于多核DSP 通信的并行方式有兩種：一種是主輔拓撲結(jié)構(gòu)，另一種是數(shù)據(jù)流拓撲結(jié)構(gòu)[3-4]。數(shù)據(jù)流拓撲結(jié)構(gòu)采用分布式控制和處理，每個處理器核采用各自的算法對某個數(shù)據(jù)塊進行處理，并將處理后的數(shù)據(jù)傳送給后續(xù)的處理核。數(shù)據(jù)流的起始核從外部FPGA 或DDR 存儲器中接收初始輸入數(shù)據(jù)，隨著各核任務(wù)處理進行，核間通信順序產(chǎn)生。這種模式要求將復(fù)雜的運算合理分割并映射于各個核中，同時要求核間支持高速低時延的數(shù)據(jù)傳送。

主輔拓撲結(jié)構(gòu)中作為主核（控制核）的處理器通過EDMA 與共享存儲器（MSM SRAM 和DDR3）進行數(shù)據(jù)交換，然后主核通過核間中斷及通信機制與輔核通信。主核起到控制作用，所有輔核（計算核）的中斷和外部接口都由控制核來處理，輔核只負責計算任務(wù)，輔核之間沒有任何核間通信的產(chǎn)生。

寬帶通信波形采用多載波OFDM 實現(xiàn)兆比特秒級的高速數(shù)據(jù)傳輸，要求多核協(xié)同對大數(shù)據(jù)流數(shù)據(jù)進行快速處理，同時波形以TDMA 作為MAC 接入方式進行組網(wǎng)通信，又要求系統(tǒng)對信道收發(fā)時隙進行精確控制。因此在波形實現(xiàn)中采用主輔與數(shù)據(jù)流相結(jié)合的拓撲方式：核0 作為主核接收信道板精確時鐘信號觸發(fā)完成TDMA 時隙控制以及對外的數(shù)據(jù)寫入和寫出；核3 負責完成IP 數(shù)據(jù)的組幀和解幀以及信道編碼和解碼處理；核1 負責完成對信道編碼后數(shù)據(jù)進行多載波調(diào)制處理，包括子載波調(diào)制、IFFT、峰均比抑制等；核2 負責完成對接收到的信號樣點進行信道估計、均衡、相位補償、FFT、子載波解調(diào)等。

由于各核之間存在大量的處理數(shù)據(jù)交換，在實現(xiàn)中采用高速DDR3 存儲器作為多核共享存儲器，通過開設(shè)相應(yīng)的共享數(shù)據(jù)緩存來進行數(shù)據(jù)交換。在發(fā)送時，主要由核0，、核1 和核3 協(xié)同進行處理，數(shù)據(jù)處理和交換流圖如圖5（a）所示；在接收時，則由核0、核2 和核3 協(xié)同進行處理，數(shù)據(jù)處理流圖如圖5（b）所示。

3.3 多核通知與同步機制

在多核間數(shù)據(jù)傳送采用了共享的緩沖區(qū)，因此需要進行多核間的通知與同步，其多核間通信機制主要包括：直接信令、間接信令和原子仲裁等[5]。直接信令是核A 通過IPC 外設(shè)向其他核直接發(fā)送事件或中斷信號，一般用于少量數(shù)據(jù)的即時處理。間接信令是大批量數(shù)據(jù)通過EDMA 傳送完成后，EDMA 外設(shè)發(fā)送相應(yīng)的事件或中斷信號，通知對應(yīng)核完成大批量數(shù)據(jù)的即時處理。直接信令和間接信令都會對數(shù)據(jù)接收核產(chǎn)生中斷信令，有利于傳送數(shù)據(jù)的即時處理，對于實時性要求較高的應(yīng)用可以采用，但對于大頻度數(shù)據(jù)傳遞來說，這兩種機制也存在中斷頻繁、接收核需設(shè)計對應(yīng)的中斷處理機制造成核間耦合度高等問題。原子仲裁機制如圖6 所示，其通過對核間共享資源加入互斥信號量（鎖）來完成對共享資源的互斥訪問，其優(yōu)點是機制簡單、核間耦合度低，缺點是處理實時性低于信令方式。針對核間的高速數(shù)據(jù)流交換，本文的波形實現(xiàn)通過開設(shè)大容量、長深度的環(huán)形數(shù)據(jù)緩沖區(qū)以降低對數(shù)據(jù)處理實時性的要求。因此在數(shù)據(jù)處理實時性要求不是嚴苛的情況下，考慮實現(xiàn)的簡單化，本文主要采用原子仲裁方式來完成核間共享緩沖區(qū)的互斥處理操作[6]。

TMS320C6670 內(nèi)含32 個硬件信號量，可確保多核共享資源的互斥使用。各核可以通過獲取相應(yīng)硬件信號量（鎖）來對共享資源進行修改，在修改完成后再將硬件信號量（鎖）釋放。多核DSP 芯片通過硬件保證了硬件信號量（鎖）獲取是原子的，即任何時刻僅有一個核擁有硬件信號量（鎖）的所有權(quán)。例程如下：

3.4 試驗與性能分析

采用上述介紹的波形系統(tǒng)架構(gòu)和實現(xiàn)方案，項目組研制了4 臺寬帶通信波形樣機并構(gòu)建了一個小型無線通信網(wǎng)絡(luò)[7-8]。樣機以TDMA 方式進行組網(wǎng)通信，其中1 臺作為中心節(jié)點，其他3 臺作為接入節(jié)點。經(jīng)實際通信測試，4 臺波形樣機能夠長時間穩(wěn)定工作，在8MHz 信道帶寬下網(wǎng)絡(luò)吞吐率可達10Mbit/s 以上。樣機的穩(wěn)定可靠工作也驗證了以上寬帶通信波形軟件化實現(xiàn)方案和通信機制的合理性和正確性。

4 結(jié)語

文章研究了基于TI TMS320C6670 多核DSP 芯片的多載波寬帶通信波形實現(xiàn)方案和通信機制，討論了波形中各項通信處理功能的多核劃分和核間通信機制。經(jīng)測試，在該多核SDP 芯片上實現(xiàn)的寬帶通信波形能夠可靠穩(wěn)定工作，最高通信速率可達10Mbit/s以上。由于TMS320C6670 芯片是TI 公司專為高性能無線基站應(yīng)用而設(shè)計的，其包含turbo 編譯碼器、viterbi 譯碼器、FFT 協(xié)處理器、BCP 協(xié)處理器等多種通信處理器，下一步可充分利用這些片上資源進一步提升寬帶波形的通信速率。