徐曉宇,林福江
(中國科學技術大學 微電子學院,安徽 合肥 230026)
隨著物聯(lián)網(wǎng)和云計算的發(fā)展,數(shù)據(jù)中心的帶寬迅速增長。為了承載巨大的數(shù)據(jù)流量,光鏈路在數(shù)據(jù)中心的應用也越來越廣泛。作為光鏈路中光接收機的重要組成部分,限幅放大器接收到跨阻放大器的小擺幅電壓信號,放大后傳遞給時鐘恢復電路,確保時鐘恢復電路能正常工作。同時為了保證信號傳輸質量,減少限幅放大器引入的碼間干擾,限幅放大器的帶寬要足夠大[1]。拓展電路帶寬的方案有Cherry-Hooper結構、電感峰化技術、有源負反饋等。文獻[2]在傳統(tǒng)的Cherry-Hooper結構的基礎上,調整了反饋電阻的位置,引入一個低頻零點,抵消實數(shù)極點,使得共軛復數(shù)極點成為主極點,拓展電路的帶寬。但Cherry-Hooper結構對電源電壓要求較高。文獻[3]中使用的電感峰化技術會使得芯片的面積很大。文獻[4]采用的有源負反饋結構會增加電路的復雜度和功耗。限幅放大器通常采用級聯(lián)結構滿足高增益和大帶寬的要求。這種級聯(lián)結構會累加并放大因器件失配產(chǎn)生的直流失調電壓。過大的直流失調電壓會影響差分放大器的靜態(tài)工作點,進而影響差分信號的正常放大,導致輸出信號脈沖寬度失真。為了衰減限幅放大器的直流失調電壓,電路中會加入由低通濾波器構成的負反饋環(huán)路[5]。
本文提出的限幅放大器采用四級三階級聯(lián)結構,利用改進的交織有源負反饋拓展帶寬。直流失調電壓消除電路由低通濾波器和二級運放組成?;赥SMC 40 nm CMOS工藝,提出了一種28 Gb/s無電感器限幅放大器設計。
限幅放大器采用級聯(lián)結構。輸入信號經(jīng)過前幾級放大單元之后,信號幅度變大,使得后幾級放大單元會進入非線性放大狀態(tài),輸出信號的幅度由輸出共模電平?jīng)Q定,實現(xiàn)限幅功能。限幅放大器采用直流耦合方式。這種級聯(lián)結構會增大系統(tǒng)的直流失調電壓。利用低通負反饋環(huán)路降低電路的低頻增益,在不影響高頻信號放大的前提下,可以有效衰減電路的直流失調電壓。
本文提出的限幅放大器應用于28 Gb/s光接收機中,其整體架構如圖1所示。對于典型的光接收機,接收光功率為-18 dBm,光電二極管的響應度為0.75 A/W,跨阻放大器的增益為1 000 Ω,限幅放大器接收到的輸入信號幅度就是12 mV[3]。為了保證后級時鐘恢復電路的正常工作,限幅放大器的增益需要達到40 dB。同時,為了避免引入過大的碼間干擾,限幅放大器的帶寬需要達到至少26 GHz。直流失調電壓消除電路的設計需要考慮到信號傳輸過程中會出現(xiàn)長“0”信號或者長“1”信號的情況,此時信號的頻率較低,低通負反饋環(huán)路引入的低頻截止頻率需要保證在幾十kHz才能避免長信號傳輸過程中出現(xiàn)明顯的電平下降[1]。
圖1 本文提出的無電感限幅放大器的架構
本文提出的限幅放大器在多級多階級聯(lián)結構的基礎上,采用一種改進的交織有源反饋技術進一步拓展帶寬,如圖2所示。在有源負反饋環(huán)路中的晶體管的柵極插入電阻。例如M11和M12,電阻限制晶體管M11和M12柵極電容對信號通路的影響,提高限幅放大器的帶寬。但插入電阻的阻值過大會增加限幅放大器在滾降頻率附近的過量增益。
文獻[6]和文獻[7]討論了多級多階級聯(lián)結構。假設限幅放大器的核心電路由n個相同的m階具有巴特沃斯頻率響應的放大單元級聯(lián)構成,則限幅放大器的帶寬為:
(1)
式中,BWcell表示m階放大器的帶寬。根據(jù)式(1),每個m階放大器的增益帶寬積可表示為:
(2)
式中,Atot表示限幅放大器的中頻增益。本次設計指標中增益為40 dB,帶寬為26 GHz。在實際設計中,限幅放大器采用四級三階級聯(lián)結構,由式(2)可知,每級三階放大器的增益帶寬積為108 GHz。TSMC 40 nm CMOS工藝的fT大約為340 GHz,每級三階放大器的增益帶寬積的設計目標小于fT的三分之一,理論上可以實現(xiàn)設計目標。實際設計得到的三階放大器的增益帶寬積為106.4 GHz。
文獻[4]和[7]對交織有源負反饋技術在多級多階級聯(lián)電路中的應用進行了穩(wěn)定性分析。一個采用交織有源負反饋技術的四級三階限幅放大器可以被拆分成4個擁有不同極點的帶有源負反饋的三階放大器。為了保證限幅放大器整體的穩(wěn)定性,這4個三階放大器中的最右側的極點必須位于復平面的左半平面。最右側極點需要滿足的條件為:
(3)
式中,A0是三階放大器信號通路中差分對的增益;A1是三階放大器中反饋網(wǎng)絡的增益。分析不等式可得三階放大器的環(huán)路增益必須小于2.3才能保證限幅放大器的穩(wěn)定性。本次設計的每級放大器信號通路中差分對增益為2.3,反饋網(wǎng)絡增益為0.38,環(huán)路增益約為2。
圖2 應用改進交織有源負反饋技術的放大器核心電路
傳統(tǒng)的低通負反饋網(wǎng)絡由電阻和電容構成。為了使低頻截止頻率點達到幾十kHz,反饋網(wǎng)絡中的電容的容值需要達到0.1 μF數(shù)量級,這會大大增加芯片面積。文獻[5]將運放和低通濾波器組合,大大減少了所需電容的容值。本文設計的低通反饋網(wǎng)絡由低通濾波器、二級運放和一級帶有源負反饋的放大器組成,如圖1所示。假設限幅放大器為帶寬無限大的理想放大器,反饋網(wǎng)絡為單極點系統(tǒng),可以得到簡化系統(tǒng)的傳輸函數(shù)為:
(4)
式中,Atot是限幅放大器的中頻增益;AF1是二級運放的低頻增益;AF2是反饋網(wǎng)絡第二級放大器的低頻增益;R是低通濾波器中所用電阻的阻值;C是低通濾波器中所用電容的容值。由式(4)可知,系統(tǒng)的低頻增益近似為:
(5)
低頻截止頻率近似為:
(6)
根據(jù)式(5)、(6)可知,為了降低低頻截止頻率點,減小低通濾波器中電容的容值,設計電路時需要降低AF2。但因為第二級放大器的負載電阻較小,為保證第二級放大器的輸出擺幅,增大直流失調電壓衰減范圍,第二級放大器的工作電流較大。所以本文采用源極退化降低第二級放大器的低頻增益。同時增大二級運放的低頻增益AF1以保證反饋網(wǎng)絡對直流失調電壓的衰減作用。二級運放為帶共模反饋的兩級全差分放大器。實際設計中失調電壓消除反饋網(wǎng)絡采用的電容為160 pF,系統(tǒng)的低頻截止頻率為42.5 kHz。
輸出緩沖器采用fT倍增器結構,以減少輸出緩沖器的輸入電容對放大器核心電路的影響[3]。限幅放大器的輸出信號擺幅設計指標為300 mVpp~400 mVpp,所以輸出緩沖器的尾電流源設計成5 mA,負載電阻為75 Ω。
基于TSMC 40 nm CMOS工藝,本文提出了一種28 Gb/s無電感器限幅放大器設計。圖3給出了限幅放大器閉環(huán)幅頻特性曲線。在TT工藝角和27 ℃的仿真條件下,系統(tǒng)的增益為39 dB,帶寬為30.2 GHz,低頻截止頻率為42.5 kHz。圖4給出了限幅放大器的等效輸入噪聲曲線。等效輸入?yún)⒖荚肼? kHz~40 GHz的積分為0.19 mV。根據(jù)文獻[1],在比特出錯概率(Bit Error Ratio,BER)為10-12的條件下,限幅放大器的靈敏度為2.7 mVpp。輸入信號源為28 Gb/s的27-1偽隨機比特序列(Pseudo-Random Bit Sequence,PRBS)信號,當輸入信號幅度分別是10 mVpp和100 mVpp時,輸出信號的眼圖如5所示。圖6給出了限幅放大器輸出直流失調電壓蒙特卡洛仿真結果。輸出端的直流失調電壓均值為200.1 μV,標準差為5.8 mV。
圖3 限幅放大器的閉環(huán)幅頻特性曲線
本文設計的限幅放大器與其他文獻所設計性能對比如表1所示。
圖4 限幅放大器的輸入?yún)⒖荚肼暻€
圖5 輸入信號分別為10 mVpp和100 mVpp時的輸出信號眼圖
本文基于TSMC 40 nm CMOS工藝,設計了一種應用改進交織有源反饋的無電感限幅放大器。在典型值條件下,該限幅放大器的增益為 39 dB, 帶寬為30.2 GHz。輸出端的直流失調電壓均值為200.1 μV,標準差為5.8 mV。誤碼率為10-12時,輸入靈敏度為2.7 mVpp。電源電壓為1 V時,限幅放大器不包含輸出緩沖器的功耗為37.7 mW。仿真結果表明該限幅放大器具有高增益、大帶寬、高靈敏度的特點,適用于高速光接收機。無電感限幅放大器設計可以有效減小芯片面積,降低成本。
圖6 限幅放大器輸出失調電壓蒙特卡洛仿真結果
表1 本設計與其他設計性能對比
方法文獻[8]文獻[9]文獻[4]本文增益/dB31.1353739帶寬/GHz22.14.116.530.2靈敏度/mVpp@10-12BERNA2.9NA2.7功耗/mW2314.76037.7工藝/nm65906540