航空電子產品可靠性設計及信號反射處理設計分析

吉茂林 王瑋

摘要：本文主要介紹了航空電子產品的信號完整性設計中信號傳輸損耗控制、信號反射處理、信號串擾控制、差分互聯設計，并根據設計分析，對產品出現的問題進行了改進。

關鍵詞：信號完整性;信號反射處理

一、引言

航空電子產品設計過程中時常會遇到一個問題：在設計高頻高速信號電路時，未考慮信號完整性問題帶來的影響，導致信號質量差，裝機后在復雜工作環(huán)境中不滿足產品性能要求。

為了解決上述電子產品設計過程中存在的可靠性問題，開展信號完整性設計分析。目的是在PCB設計中就考慮影響信號完整性的因素，設計過程中或設計完成后利用仿真進行定性或定量分析，進而排查并優(yōu)化可能存在的風險問題，以提高電路健壯性。

二、信號完整性概述

信號完整性是指信號傳輸過程中能夠保持信號時域和頻域特性的能力，即信號在電路中能以正確的時序、幅值以及相位等做出響應。信號完整性主要包括以下幾個方面內容：

（1） 信號沿印制板傳輸線傳遞時，由于輻射損耗、導線損耗和介質損耗，會使信號強度衰減。必要時，需對印制板傳輸線的衰減常數進行測定或計算。（2） 信號傳輸過程中，只要遇到瞬時阻抗突變，就會存在反射和失真，現象包括：振鈴、邊沿是否單調、過沖/下沖、邊沿臺階。（3） 串擾是兩條信號線之間距離相近產生耦合，在信號線之間的互感和互容而引起的噪聲，在高頻、高速電路設計時，應重視信號串擾。（4） 差分互連是利用存在耦合的傳輸線進行信號輸入輸出，抵御差分串擾的魯棒性高，且具有對抗返回路徑間隙阻抗突變的能力。

三、信號反射處理設計分析

（一） 信號反射處理注意事項

（1） 用可控阻抗走線;（2） 端接電阻應靠近封裝焊盤;（3） 每個信號應有返回路徑，且位于信號路徑下方，寬度不少于信號路徑的3倍;（4） 同一個網絡同層的信號走線不宜改變線寬;（5） 同一個網絡的信號走線應減少換層、打過孔;（6） 點對點拓撲時，可采用驅動端串聯端接或接收端并聯端接;點對多點拓撲時，可選用末端并聯端接;（7） Fly-by 結構通常比菊花鏈結構信號質量好，走線時樁線長度應盡量短;（8） 不宜存在跨分割;（9） 回波損耗應滿足設計要求;

（二）設計問題及改進

某產品的DDR3電路模塊用一個處理器 驅動4 片DDR3。由于信號是800MHz，采用了Fly-by結構，樁線相較于菊花鏈結構要短。而樁線越短信號的反射越小，走線樁線如圖1所示。該電路采用末端并聯端接方式，使用DDR3的ODT功能，端接電阻器集成在DDR3 芯片內部。

初始設計時，因BGA底部的布線空間有限，在BGA 底部用的4.5mil線寬，出了BGA底部后用的6mil線寬，如圖2所示，這部分線寬變化導致了阻抗變化，造成了信號反射。

設計改進后，整個網絡信號走線寬度保持4.5mil不變，阻抗不變。

此板設計為6層板，有3個布線層，DDR3部分的控制和地址線打2個過孔即可，如采用4層板，則需要多打過孔，而過孔是阻抗不連續(xù)點，會出現信號反射。因此此處采用6 層板方案，盡量減少了打過孔的數量。

如圖3所示，3個走線層均有完整的參考層，不存在走線跨分割的情況。GND1和GND2均為完整的地平面，TOP參考GND1層，SIG1和BOTTOM參考GND2層。

四、結束語

傳統(tǒng)的電路設計方法是根據要求研制產品樣機，然后進行電路調試，調試過程中通過測試發(fā)現問題，然后重新設計再次加工調試，即所謂“試錯”方式。這種方法開發(fā)周期長，成本很高，有時出現的問題可能需要多次改版才能解決。如今產品的研制時間和產品的成本、性能同等重要，采用傳統(tǒng)做法效率會很低。如果在設計初期不考慮信號完整性，就很難做到一次成功。

參考文獻：

[1]《信號完整性分析 Signal Integrity：Simplified》 [美] Eric Bogatin 著，李玉山、李麗平 等譯，電子工業(yè)出版社