基于FPGA的北斗馴服銣原子頻標(biāo)裝置的研制

王亞軍， 張 磊， 谷 揚(yáng)， 黃 艷， 康婷婷

(北京市計(jì)量檢測(cè)科學(xué)研究院，北京 100029)

1 引 言

在現(xiàn)代信息社會(huì)，導(dǎo)航定位和授時(shí)系統(tǒng)是最重要也是最關(guān)鍵的位置和信息服務(wù)[1,2]。而時(shí)鐘同步是精密授時(shí)的根本保證。銫鐘和銣鐘是常用的同步原子時(shí)鐘[3]。雖然銫原子鐘頻率穩(wěn)定度好，精度高，但是價(jià)格昂貴，使用壽命短[4]；而銣原子鐘長壽命己得到驗(yàn)證，體積小，重量輕，預(yù)熱時(shí)間短，且價(jià)格相對(duì)較低，通過一定的技術(shù)手段與衛(wèi)星時(shí)鐘同步，可以長期保持較好的穩(wěn)定度和準(zhǔn)確度，保證較高授時(shí)準(zhǔn)確度[5]。所以，研制可靠，準(zhǔn)確和穩(wěn)定的北斗馴服銣原子鐘系統(tǒng)顯得十分重要和迫切。

本文對(duì)我國的北斗衛(wèi)星導(dǎo)航系統(tǒng)的精密授時(shí)信號(hào)進(jìn)行測(cè)試和分析，并研究了馴服銣原子鐘技術(shù)，設(shè)計(jì)和研制體積更小、多路輸出的北斗系統(tǒng)馴服的銣原子頻標(biāo)裝置，與銫原子鐘頻率進(jìn)行比對(duì)，取得了良好效果。對(duì)于加強(qiáng)和提高衛(wèi)星同步授時(shí)技術(shù)，完善和升級(jí)衛(wèi)星同步授時(shí)配套實(shí)施，積累技術(shù)能力。

2 銣鐘馴服裝置原理和系統(tǒng)設(shè)計(jì)

2.1 銣原子鐘守時(shí)原理

銣原子頻標(biāo)利用銣基態(tài)超精細(xì)能級(jí)之間的躍遷頻率作為參考頻率，把內(nèi)部壓控振蕩器輸出的 10 MHz 通過調(diào)相、倍頻后在量子鑒頻器中與參考頻率鑒頻，當(dāng)壓控振蕩器的頻率與躍遷頻率相差很小時(shí)，銣原子產(chǎn)生能級(jí)躍遷[6]。躍遷時(shí)銣燈發(fā)出的光被大量吸收，導(dǎo)致照射到光電轉(zhuǎn)換器上的光線減弱[7]。伺服電路提取變化的光強(qiáng)信號(hào)作為誤差糾偏電壓，使壓控振蕩器被銣原子參考頻率鎖定，從而保證銣原子頻標(biāo)輸出的10 MHz頻率[8]。

研制多路輸出北斗馴服銣原子頻標(biāo)裝置，利用北斗衛(wèi)星時(shí)頻馴服銣原子鐘輸出的1 Hz信號(hào)，使用銣原子鐘輸出的1 Hz信號(hào)跟蹤北斗衛(wèi)星時(shí)頻的1 Hz脈沖信號(hào)，當(dāng)衛(wèi)星信號(hào)丟失時(shí)，時(shí)鐘系統(tǒng)自動(dòng)切換到銣原子鐘保持模式輸出，以保證整個(gè)系統(tǒng)的高精度穩(wěn)定授時(shí)。該系統(tǒng)包括硬件電路，控制軟件和上位機(jī)接收，其結(jié)構(gòu)框圖如圖1所示。

圖1 銣鐘馴服結(jié)構(gòu)框圖Fig.1 General chart of rubidium clock taming structure

硬件電路由銣鐘模塊、時(shí)間間隔測(cè)量電路、秒脈沖同步、控制和存儲(chǔ)電路、多路輸出電路、接收機(jī)等組成；控制軟件由頻率控制、數(shù)據(jù)采集、數(shù)據(jù)處理和數(shù)據(jù)傳輸?shù)炔糠纸M成；上位機(jī)接收包括數(shù)據(jù)存儲(chǔ)和數(shù)據(jù)接收等模塊。其中設(shè)計(jì)高精度的時(shí)間間隔測(cè)量模塊是實(shí)現(xiàn)和保證銣鐘馴服的關(guān)鍵模塊。

2.2 高精度時(shí)間間隔測(cè)量方法

目前，實(shí)現(xiàn)高精度時(shí)間間隔測(cè)量的方法有多種，如模擬內(nèi)插法、時(shí)間幅度轉(zhuǎn)換法、游標(biāo)法、延遲線內(nèi)插法等[9]。這幾種測(cè)量方法測(cè)時(shí)分辨率最高可以達(dá)到幾個(gè)ps量級(jí)。對(duì)于一個(gè)給定的時(shí)間間隔，為獲得動(dòng)態(tài)范圍大、精度高的時(shí)間間隔測(cè)量，通常方法是用頻標(biāo)信號(hào)進(jìn)行填充，然后用計(jì)數(shù)器計(jì)數(shù)，根據(jù)測(cè)得的標(biāo)頻脈沖個(gè)數(shù)，計(jì)算出時(shí)間間隔，其基本原理如圖2所示。

圖2 時(shí)間間隔計(jì)數(shù)原理Fig.2 Principle of time interval counting

在計(jì)數(shù)過程中，由于填充脈沖與時(shí)間間隔構(gòu)成的閘門邊沿的相位關(guān)系具有隨機(jī)性，因此會(huì)產(chǎn)生±1個(gè)計(jì)數(shù)誤差[10]。為了減小測(cè)量電路分辨率帶入的±1個(gè)計(jì)數(shù)誤差，為此，采用了計(jì)數(shù)法與延遲線內(nèi)插法相結(jié)合的方法。以計(jì)數(shù)法實(shí)現(xiàn)“粗”計(jì)數(shù)，以延遲線內(nèi)插法實(shí)現(xiàn)“精”時(shí)間測(cè)量。根據(jù)圖2得出任意待測(cè)時(shí)間間隔Tx可以表示成如下形式:

Tx=N·T+ΔT1-ΔT2

(1)

式中：T為時(shí)基脈沖周期；N·T為對(duì)待測(cè)時(shí)間間隔Tx的粗測(cè)量；ΔT1-ΔT2為對(duì)時(shí)間間隔的細(xì)測(cè)量。計(jì)數(shù)法是傳統(tǒng)的時(shí)間間隔測(cè)量方法，其本質(zhì)就是一個(gè)計(jì)數(shù)器，基本功能是對(duì)時(shí)間間隔覆蓋的參考頻率周期T的個(gè)數(shù)進(jìn)行計(jì)數(shù)，即測(cè)量時(shí)間間隔表達(dá)式中N·T中的N。測(cè)量時(shí)，一般是在某一固定閘門時(shí)間里，利用標(biāo)頻10 MHz脈沖進(jìn)行填充，對(duì)標(biāo)頻填充脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)。在計(jì)數(shù)過程中，必然會(huì)在短時(shí)間間隔ΔT1和ΔT2處出現(xiàn)最大±1個(gè)填充脈沖周期的計(jì)數(shù)誤差。這2個(gè)零頭時(shí)間就可以進(jìn)一步由延遲線內(nèi)插法實(shí)現(xiàn)。

延遲線內(nèi)插法的突出優(yōu)點(diǎn)可實(shí)現(xiàn)單片集成，可以在FPGA或?qū)ｉT的ASIC上實(shí)現(xiàn)[11]。本設(shè)計(jì)采用Altera公司的CycloneII系列器件EP2C5T144I6N來實(shí)現(xiàn)，該器件精度高，可配置的邏輯模塊規(guī)模大，調(diào)試簡單，功耗低，支持2個(gè)工作線程，多工作模式，工作方式靈活，能實(shí)現(xiàn)雙通道250 ps分辨率或單通道125 ps分辨率[12]?？删_測(cè)量時(shí)間、相位、頻率等物理量。設(shè)計(jì)的時(shí)間間隔測(cè)量框圖如圖3所示。

圖3 時(shí)間間隔測(cè)量框圖Fig.3 Block diagram of time interval measurement

圖3中BD_PPS2作為粗計(jì)數(shù)開門信號(hào)的同時(shí)也是細(xì)計(jì)數(shù)的關(guān)門信號(hào)。另外，BD_PPS2信號(hào)是BD_PPS1經(jīng)10 MHz同步產(chǎn)生的，而本地秒脈沖Local_PPS的發(fā)生也來自10 MHz時(shí)基，因此兩者相關(guān)(上升沿同時(shí)與10 MHz上升沿重合)。這樣，用10 MHz進(jìn)行填充時(shí)粗計(jì)數(shù)始終為100 ns的整數(shù)倍，不存在任何余量，從而可以避免求取ΔT2的過程，同時(shí)也實(shí)現(xiàn)了粗細(xì)測(cè)量的無縫連接。測(cè)量時(shí)序圖如圖4所示。

圖4 時(shí)間間隔測(cè)量時(shí)序圖Fig.4 Time sequence diagram for time interval measurement

2.3 銣鐘馴服電路設(shè)計(jì)

將設(shè)計(jì)的時(shí)間間隔測(cè)量應(yīng)用到馴服銣原子鐘系統(tǒng)中，其具體過程簡單來說以接收機(jī)輸出的1 Hz脈沖信號(hào)為參考信號(hào)，通過馴服電路控制銣原子鐘，使得銣原子鐘的1 Hz脈沖信號(hào)輸出不斷跟蹤外部輸入的1 Hz脈沖信號(hào)。銣原子鐘馴服原理如圖5所示。

圖5 銣原子鐘馴服電路原理框圖Fig.5 Principle block diagram of rubidium atomic clock taming circuit

采用衛(wèi)星時(shí)鐘接收機(jī)輸出的1 Hz信號(hào)作為銣原子鐘的輸入?yún)⒖紭?biāo)準(zhǔn)，銣原子鐘輸出的10 MHz經(jīng)分頻得到的1 Hz脈沖信號(hào)與參考信號(hào)在鑒相器中進(jìn)行比較，將二者的相位差送到處理器中進(jìn)行運(yùn)算，經(jīng)過數(shù)字濾波算法，減小衛(wèi)星1 Hz脈沖信號(hào)的抖動(dòng)，根據(jù)銣原子頻標(biāo)的控制模型，產(chǎn)生相應(yīng)的控制信號(hào)，對(duì)銣原子鐘的頻率進(jìn)行微調(diào)[13]。銣原子鐘通過接收外部的串口信號(hào)，修正自身的時(shí)間，使得銣原子鐘輸出的1 Hz脈沖信號(hào)不斷跟蹤外部輸入的1 Hz脈沖信號(hào)，同時(shí)提供串口對(duì)外輸出信號(hào)。一旦外部的1 Hz脈沖校時(shí)信號(hào)和串口信號(hào)消失，馴服系統(tǒng)可以根據(jù)之前存儲(chǔ)的數(shù)據(jù)提供短時(shí)的守時(shí)數(shù)據(jù)，原子鐘即可提供標(biāo)準(zhǔn)的時(shí)間信號(hào)輸出。

2.4 銣鐘馴服軟件設(shè)計(jì)

系統(tǒng)軟件由單片機(jī)程序控制。單片機(jī)程序是一個(gè)簡單的實(shí)時(shí)多任務(wù)中斷查詢程序，其主流程圖如圖6所示。

圖6 系統(tǒng)程序主流程圖Fig.6 Main flow chart of system program

3 測(cè)試數(shù)據(jù)分析和比較

本裝置在調(diào)試過程中，以銫原子鐘輸出時(shí)頻信號(hào)為參照標(biāo)準(zhǔn)，對(duì)銣鐘的一些關(guān)鍵信息參數(shù)進(jìn)行了連續(xù)兩周的穩(wěn)定可靠性比對(duì)測(cè)試。銣鐘馴服前后10 MHz頻率準(zhǔn)確度曲線對(duì)比如圖7所示。

圖7 銣鐘馴服前后10 MHz頻率準(zhǔn)確度對(duì)比曲線Fig.7 Comparison curve of 10 MHz frequency accuracy before and after rubidium clock taming

通過測(cè)試數(shù)據(jù)和圖7曲線可以得出，選用的FEI公司型號(hào)為FE5650A的銣鐘在馴服前輸出的10 MHz頻率準(zhǔn)確度約為6.73×10-12，日波動(dòng)大約為3.33×10-11。研制的馴服裝置，連接天線接收北斗衛(wèi)星數(shù)據(jù)，去除開機(jī)后頻率不穩(wěn)定數(shù)據(jù)，銣鐘馴服后的10 MHz頻率準(zhǔn)確度大約為1.5×10-13，開機(jī)特性為3.0×10-13，明顯優(yōu)于馴服之前的頻率準(zhǔn)確度。

隨著該裝置對(duì)銣鐘馴服時(shí)間的越久，銣鐘的頻率波動(dòng)就越來越小，頻率穩(wěn)定度越來越好。測(cè)試銣鐘馴服后的頻率穩(wěn)定度曲線如圖8所示。

圖8 銣鐘馴服后的穩(wěn)定度曲線Fig.8 Stability curve of rubidium clock after taming

從圖8可以看出，當(dāng)在1 s時(shí)，頻率穩(wěn)定度為8.70×10-12，在160 s時(shí)，頻率穩(wěn)定度為2.20×10-12，在4 100 s時(shí)，頻率穩(wěn)定度達(dá)到1.11×10-12，在8 190 s時(shí)，頻率穩(wěn)定度達(dá)到6.97×10-13，并在此之后穩(wěn)定度基本趨于平穩(wěn)。同時(shí)研制的裝置通過串口向上位機(jī)發(fā)送當(dāng)前銣鐘馴服狀態(tài)以及連接衛(wèi)星數(shù)量等情況。

4 結(jié) 論

通過研究銣原子馴服技術(shù)，設(shè)計(jì)了基于FPGA技術(shù)的多路輸出BD馴服銣原子頻標(biāo)裝置。以銫原子鐘時(shí)間頻率為參考，通過對(duì)銣鐘馴服前后的數(shù)據(jù)進(jìn)行多次比對(duì)測(cè)試。測(cè)試數(shù)據(jù)表明，該裝置無論在頻率的準(zhǔn)確度還是穩(wěn)定度均達(dá)到10-13量級(jí)，而且該裝置對(duì)外輸出除了通用的串口RS232，還增加了RS485，CAN口，以太網(wǎng)口等多種對(duì)外接口，提高和拓寬了該裝置的適用場(chǎng)合，對(duì)后續(xù)進(jìn)一步提高銣原子鐘的馴服和同步技術(shù)提供了技術(shù)依據(jù)。

[參考文獻(xiàn)]

[1] 陳智勇, 韓蒂, 慶毅, 等. 面向時(shí)間應(yīng)用的可馴服銣鐘[J]. 宇航測(cè)試技術(shù), 2013, 33(1): 33-34.

Chen Z Y, Han D, Qing Y,etal. A Discipline rubidium oscillator for timing application[J].JournalofAstronauticMetrologyandMeasurement, 2013, 33(1): 33-34.

[2] 朱江, 李振華. 衛(wèi)星導(dǎo)航接收機(jī)時(shí)延測(cè)定技術(shù)研究[J]. 計(jì)量學(xué)報(bào), 2019, 40(5): 910-913.

Zhu J,Li Z H. Research on Time Delay Measurement Technology for Satellite Navigation Receivers[J].ActaMetrologicaSinica, 2019, 40(5): 910-913.

[3] 王玉琢, 張愛敏, 張?jiān)? 等. 一種原子鐘頻率穩(wěn)定度的估計(jì)方法[J]. 計(jì)量學(xué)報(bào), 2018, 39(3): 397-400.

Wang Y Z, Zhang A M, Zhang Y,etal. An estimation method of frequency stability of atomic clock[J].ActaMetrologicaSinica, 2018, 39(3): 397-400.

[4] Kirsten L. Strandjord; Penina Axelrad Improved prediction of GPS satellite clock sub-daily variations based on daily repeat[J].SpringerJournal, 2018, 3(18): 1-13.

[5] Wang B, Lou Y D, Liu J N,etal. Analysis of BDS satellite clocks in orbit[J].SpringerJournal, 2018, 4(15): 783-794.

[6] 尹文芹, 施韶華, 文音華, 等. 基于FPGA實(shí)現(xiàn)TDC的布局布線優(yōu)化方法研究[J]. 時(shí)間頻率學(xué)報(bào), 2018, 41(1): 27-36.

Yin W Q, Shi S H, Liu Y H,etal. Optimization of digital TDC circuit routing based on FPGA[J].JournalofTimeandFrequency, 2018, 41(1): 27-36.

[7] 閆菲菲, 馬紅皎, 何在民, 等. 基于FPGA和TDC芯片的高精度時(shí)間間隔計(jì)數(shù)器研制[J]. 時(shí)間頻率學(xué)報(bào), 2019, 42(1): 33-42.

Yan F F, Ma H J, He Z M,etal. Development of high precision time interval counter based on FPGA and TDC chip [J].JournalofTimeandFrequency, 2019, 42(1): 33-42.

[8] 羅瑩, 張志偉, 楊寧, 等. 基于鎖相環(huán)的解調(diào)技術(shù)研究[J]. 計(jì)量學(xué)報(bào), 2015, 36(4): 432-435.

Luo Y, Zhang Z W, Yang N,etal. Research on demodulation technology based on PLL[J].ActaMetrologicaSinica, 2015, 36(4): 432-435.

[9] 魏煜秦, 孔潔, 楊海波, 等. 基于FPGA的時(shí)間間隔測(cè)量設(shè)計(jì)與實(shí)現(xiàn)[J]. 原子能科學(xué)技術(shù), 2017, 51(10): 1893-1897.

Wei Y Q, Kong J, Yang H B,etal. Design and Implementation of Time Interval Measurement Based on FPGA[J].AtomicEnergyScienceandTechnology, 2017, 51(10): 1893-1897.

[10] 孟令達(dá), 施韶華, 趙志雄, 等. 多通道時(shí)間間隔測(cè)量分析系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[J]. 時(shí)間頻率學(xué)報(bào), 2017, 40(2): 80-86.

Meng L D, Shi S H, Zhao Z X,etal. Design and implementation of multichannel time interval measurement and analysis system[J].JournalofTimeandFrequency, 2017, 40(2): 80-86.

[11] 李澤寧, 溫淑敏, 何磊磊, 等. 時(shí)間頻率信號(hào)精密測(cè)量計(jì)數(shù)器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 無線電通信技術(shù), 2017, 43(6): 97-102.

Li Z N, Wen S M, He L L,etal. Design and implementation of precision measuring counter for time and frequency signal[J].RadioCommunicationsTechnology, 2017, 43(6): 97-102.

[12] 朱江淼, 孫盼盼, 高源, 等 原子鐘頻差數(shù)據(jù)去噪算法的研究[J]. 計(jì)量學(xué)報(bào), 2017, 38(4): 499-503.

Zhu J M, Sun P P, G Y,etal. Research on the denoising algorithm of frequency difference data of atomic clock[J].ActaMetrologicaSinica, 2017, 38(4): 499-503.

[13] 高帥, 谷力, 劉烈曙. 高精度時(shí)間間隔測(cè)量在時(shí)間比對(duì)和頻率校準(zhǔn)中的應(yīng)用[J]. 現(xiàn)代導(dǎo)航, 2016 , 7(4): 239-245.

Gao S, Gu L, Liu L S. Application of high precision time interval measurement in time comparison and frequency calibration[J].ModernNavigation, 2016 , 7(4): 239-245.