衛(wèi)星綜合電子系統(tǒng)多總線融合接口設(shè)計(jì)

熊青玉 王慧泉 金仲和

(浙江大學(xué)微小衛(wèi)星研究中心，杭州 310027)

作為在軌服務(wù)技術(shù)的重要組成部分，在軌模塊更換技術(shù)能夠延長(zhǎng)和增加衛(wèi)星的使用壽命、降低衛(wèi)星使用成本并增強(qiáng)衛(wèi)星對(duì)需求變化及新技術(shù)應(yīng)用的快速響應(yīng)能力，可以增加空間系統(tǒng)的靈活性和衛(wèi)星應(yīng)用的適應(yīng)性[1]。而在軌升級(jí)則是在軌模塊更換的一大重要應(yīng)用場(chǎng)景[2]，在軌升級(jí)涉及到衛(wèi)星功能升級(jí)或更換，此時(shí)替換的模塊通信需求則會(huì)所有不同，星上總線可能面臨著同時(shí)掛接多種通信協(xié)議的模塊的情景?？筛鼡Q的模塊的種類繁多，且其電信號(hào)接口種類多樣[3]，如串行外設(shè)接口(SPI)、集成電路總線(I2C)、1553B總線等，為使衛(wèi)星能更大限度兼容已有的成熟模塊，適應(yīng)更多種可更換模塊，需要設(shè)計(jì)一種融合總線的通用接口，可以在衛(wèi)星更換了部分模塊后，衛(wèi)星的通信總線能兼容不同模塊的不同接口通信協(xié)議，使得衛(wèi)星的綜合電子系統(tǒng)能夠與不同接口協(xié)議的模塊進(jìn)行通信。

融合總線的通用接口技術(shù)一般分為兩類，一種是原本硬件電路就通用的幾種通信協(xié)議，經(jīng)過軟件上的兼容設(shè)計(jì)，使得接口對(duì)外能兼容幾種不同的通信協(xié)議[4]，或者硬件不進(jìn)行通用設(shè)計(jì)，對(duì)接口進(jìn)行轉(zhuǎn)接設(shè)計(jì)，然后進(jìn)行軟件層面兼容設(shè)計(jì)[5-6]，但是航天常用總線包括SPI、I2C、1553B總線、CAN總線等，并不都是硬件上完全通用的接口協(xié)議，所以此類方法并不適用；另一種是硬件上設(shè)計(jì)兼容的電路，軟件上也進(jìn)行兼容設(shè)計(jì)，使得接口對(duì)外能兼容幾種硬件原本不兼容的通信協(xié)議，如南航的李淵提出的基于現(xiàn)場(chǎng)可編程門陣列(FPGA)部分動(dòng)態(tài)可重構(gòu)功能提出的通用總線接口，利用FPGA部分重構(gòu)后更改接口此時(shí)的通信協(xié)議，使得接口在不同時(shí)刻能夠?qū)崿F(xiàn)不同的通信協(xié)議[7]，但是FPGA的重構(gòu)時(shí)間根據(jù)重構(gòu)面積的大小從幾十毫秒到幾百毫秒不等，如果綜合電子系統(tǒng)采用FPGA重構(gòu)的方式與不同接口協(xié)議的模塊進(jìn)行通信，每次切換協(xié)議都需要等待一次不短的重構(gòu)時(shí)間，相對(duì)通信時(shí)間一般在微秒級(jí)別而言，幾十到幾百毫秒的重構(gòu)時(shí)間使得接口在頻繁切換接口協(xié)議時(shí)的通信效率變得很低。

綜上所述，本文設(shè)計(jì)的融合總線的通用接口，保留了軟硬件均兼容的設(shè)計(jì)，但是改變了切換協(xié)議的方式，大幅減少了協(xié)議切換的時(shí)間，提高了通信的效率。同時(shí)，傳統(tǒng)的通用接口當(dāng)接口的協(xié)議重構(gòu)時(shí)，是通信的兩邊同時(shí)重構(gòu)，不存在不同通信協(xié)議的信號(hào)之間互相干擾的情況，而本設(shè)計(jì)需要考慮不同通信協(xié)議的信號(hào)之間互相干擾的問題，所以還制定了應(yīng)對(duì)不同協(xié)議模塊掛接時(shí)可能帶來的信號(hào)干擾的解決方案并且基于衛(wèi)星綜合電子系統(tǒng)的需求進(jìn)行了總線工作方式的設(shè)計(jì)。

1 通用接口方案設(shè)計(jì)

為達(dá)到兼容不同總線協(xié)議，能同時(shí)掛接不同總線節(jié)點(diǎn)并與之通信的目的，融合總線通用接口包括3個(gè)層次的設(shè)計(jì)：首先，在硬件上能兼容不同的總線，且從一種總線通信切換至另一種總線通信所需時(shí)間相對(duì)于通信時(shí)間而言占比很小，可以一定程度上達(dá)到實(shí)時(shí)切換通信協(xié)議；其次，需要實(shí)現(xiàn)節(jié)點(diǎn)抗干擾技術(shù)，即當(dāng)一種總線正在通信時(shí)，掛接在總線上的其他種類的總線節(jié)點(diǎn)不會(huì)被誤觸發(fā)通信進(jìn)而改變總線電平，造成信號(hào)干擾甚至通信錯(cuò)誤；最后，為了使融合總線能夠在掛接多種協(xié)議的節(jié)點(diǎn)時(shí)正確高效的進(jìn)行通信行為，需要在原有總線的工作模式基礎(chǔ)上結(jié)合衛(wèi)星應(yīng)用背景，進(jìn)行二次開發(fā)，確保每個(gè)節(jié)點(diǎn)能夠正確高效的進(jìn)行數(shù)據(jù)傳輸。

1.1 原理介紹

綜合電子系統(tǒng)采用數(shù)字信號(hào)處理器(DSP)+FPGA的架構(gòu)設(shè)計(jì)，本文在此基礎(chǔ)上進(jìn)行通用接口設(shè)計(jì)，由于FPGA承擔(dān)的功能包括接口擴(kuò)展，所以本文提出的通用接口的實(shí)現(xiàn)主要依靠于FPGA模塊及接口電路模塊。FPGA模塊的主要功能是在芯片內(nèi)實(shí)現(xiàn)各種總線協(xié)議，轉(zhuǎn)換數(shù)據(jù)格式，連接主處理器與外設(shè)的通信鏈路，實(shí)現(xiàn)數(shù)據(jù)交換功能，接口電路模塊實(shí)現(xiàn)底層驅(qū)動(dòng)電路。

FPGA中與本設(shè)計(jì)相關(guān)的模塊包括：數(shù)據(jù)交換模塊、控制信息模塊、數(shù)據(jù)存儲(chǔ)模塊、接口協(xié)議模塊和輸出數(shù)據(jù)模塊。通過數(shù)據(jù)交換模塊搭建FPGA與DSP通信的鏈路，通信的信息包括要發(fā)送的數(shù)據(jù)信息和相關(guān)的控制信息，分別存儲(chǔ)于數(shù)據(jù)存儲(chǔ)模塊和控制信息模塊。而接口協(xié)議模塊則是根據(jù)控制信息將數(shù)據(jù)信息以一定的格式發(fā)送給輸出數(shù)據(jù)模塊，輸出數(shù)據(jù)模塊負(fù)責(zé)控制外部電路向接口發(fā)送信息，如圖1所示。

注：EMIF(A)為外部存儲(chǔ)器接口(A組)。

1.2 協(xié)議類型實(shí)時(shí)切換

本設(shè)計(jì)將整個(gè)通信過程分割為主處理器DSP→FPGA內(nèi)數(shù)據(jù)協(xié)議轉(zhuǎn)換→驅(qū)動(dòng)電路→選擇電路→接口→外設(shè)的過程，在主處理器發(fā)送的數(shù)據(jù)中加入選擇的總線通信協(xié)議信息，F(xiàn)PGA就可以選擇到對(duì)應(yīng)的總線通信協(xié)議將數(shù)據(jù)發(fā)送至接口與外設(shè)進(jìn)行數(shù)據(jù)交互，如圖2所示。

主處理器通過控制信息對(duì)整個(gè)通信鏈路進(jìn)行控制，包括通信協(xié)議控制信息、通信過程控制信息和接口控制信息。也可以通過修改控制信息在線切換通信協(xié)議或接口等，直接在上層進(jìn)行控制。主處理器發(fā)送給FPGA的數(shù)據(jù)還包括要發(fā)送的數(shù)據(jù)信息，要發(fā)送的數(shù)據(jù)信息則會(huì)按照控制信息和協(xié)議要求被發(fā)送到對(duì)應(yīng)接口的總線上。

圖2 協(xié)議切換Fig.2 Switch of communication protocols

FPGA會(huì)根據(jù)地址信息將對(duì)應(yīng)的數(shù)據(jù)按照對(duì)應(yīng)的總線協(xié)議進(jìn)行數(shù)據(jù)轉(zhuǎn)換，并根據(jù)選擇信息將數(shù)據(jù)發(fā)送到被選擇的接口上。

比如現(xiàn)在想在接口輸出CAN協(xié)議的數(shù)據(jù)，那么主處理器在控制信息中修改相應(yīng)的數(shù)據(jù)，控制信息寫入后FPGA將會(huì)解析控制信息，而后主處理器發(fā)送的數(shù)據(jù)便會(huì)以CAN協(xié)議的形式發(fā)送到接口上。此段數(shù)據(jù)傳輸完畢后，可以實(shí)時(shí)通過修改控制信息改變輸出數(shù)據(jù)的協(xié)議類型而無需等待重構(gòu)時(shí)間，也不受限于預(yù)先設(shè)置的接口配置信息。

驅(qū)動(dòng)電路是為需要驅(qū)動(dòng)的總線而設(shè)計(jì)，而無需驅(qū)動(dòng)的總線則可以直接發(fā)送到選擇電路上。由于不同總線的電平波動(dòng)范圍有區(qū)別，所以選擇電路設(shè)計(jì)為可通過電壓在±12 V，以適應(yīng)不同總線的電平要求。選擇電路的切換時(shí)間控制在5 μs以內(nèi)，5 μs的切換時(shí)間相對(duì)數(shù)據(jù)通信的時(shí)間一般在100 μs以上，可以達(dá)到實(shí)時(shí)切換總線協(xié)議類型的目的。

1.3 節(jié)點(diǎn)隔離抗信號(hào)干擾技術(shù)

對(duì)于硬件電路上的電信號(hào)隔離，在單一總線掛接多個(gè)節(jié)點(diǎn)進(jìn)行通信時(shí)，為保證掛接的節(jié)點(diǎn)與總線之間的隔離，增加輸入阻抗，會(huì)采用一定的隔離技術(shù)。如I2C總線，采用場(chǎng)效應(yīng)管(MOS)+二極管的方式，隔離輸出節(jié)點(diǎn)的輸出直接對(duì)總線信號(hào)產(chǎn)生的影響[8]。其他多節(jié)點(diǎn)總線通信方式的器件也有類似的隔離技術(shù)[9]。

但是多種通信協(xié)議的節(jié)點(diǎn)連接到同一總線上，除了硬件上的隔離技術(shù)以外，還需要考慮不同總線通信之間信號(hào)干擾的問題，不同的總線通信格式不同，某一節(jié)點(diǎn)可能會(huì)收到不是自身通信協(xié)議下的信號(hào)而產(chǎn)生誤判，進(jìn)入通信狀態(tài)，為保證融合總線的通信可靠性，融合總線需要定義一些特別的約束來確保每個(gè)節(jié)點(diǎn)能夠準(zhǔn)確判斷總線上通過的信號(hào)。

1.3.1 硬件電路層面抗信號(hào)干擾

首先在硬件電路層面通過約束不同通信協(xié)議的信號(hào)線的共用方式來減少信號(hào)干擾，同為差分信號(hào)，1553B和CAN總線為了避免通信層面的干擾，可以按照如圖3所示的方式分配信號(hào)線，H1和L1是一對(duì)差分信號(hào)線，H2和L2是一對(duì)差分信號(hào)線，隔離1553B的通信鏈路和CAN的通信鏈路，CAN總線的一對(duì)差分線H1和L1通信時(shí)，1553B總線對(duì)應(yīng)的是H1和H2，是兩根接收高電平信號(hào)的線，所以就不會(huì)接收到任何信息，此種方式可以隔離CAN總線和1553B總線互相之間的干擾。差分通信線由于其差分機(jī)制，很難在I2C或者SPI通信時(shí)收到誤通信差分信號(hào)，所以在物理層不需要考慮非差分信號(hào)會(huì)誤觸發(fā)差分通信，即便偶有一位差分信號(hào)產(chǎn)生，也不可能形成完整的通信數(shù)據(jù)，而兩種差分通信的協(xié)議互相之間已經(jīng)完全隔離了干擾的可能，故而CAN總線和1553B總線的通信信號(hào)已經(jīng)達(dá)到了抗干擾的目的。

I2C總線通信和SPI總線通信同為TTL電平信號(hào)，且都有時(shí)鐘線和數(shù)據(jù)線，串行通信的依據(jù)是時(shí)鐘線，所以為了減少誤通信信號(hào)的產(chǎn)生，將兩種協(xié)議的時(shí)鐘信號(hào)線錯(cuò)開，但是不能完全保證信號(hào)干擾已經(jīng)消除，所以需要進(jìn)一步的設(shè)計(jì)。

注：H1、H2為高電平1、高電平2，L1、L2為低電平1、低電平2，SDL1、SDL2為時(shí)鐘線1、時(shí)鐘線2，SDA1、SDA2為數(shù)據(jù)線1、數(shù)據(jù)線2，CS為片選線，CLK為時(shí)鐘線，MISO為主入從出，MOSI為主出從入。

圖3 四線制接口

Fig.3 Four-wire interface

1.3.2 通信協(xié)議層面抗信號(hào)干擾

為進(jìn)一步保證I2C節(jié)點(diǎn)和SPI節(jié)點(diǎn)準(zhǔn)確判斷總線上通過的信號(hào)，在通信協(xié)議層面也要有一定的約束。I2C總線協(xié)議規(guī)范中，被定義為起始S和停止P條件的情況如圖4所示，SCL 線是高電平時(shí)SDA線從高電平向低電平切換這個(gè)情況表示起始條件，SCL 是高電平時(shí)SDA 線由低電平向高電平切換表示停止條件。

圖4 起始條件和停止條件Fig.4 Start and stop condition

起始條件之后進(jìn)行數(shù)據(jù)傳輸，傳輸?shù)拿恳粋€(gè)字節(jié)都帶有響應(yīng)位，響應(yīng)位的時(shí)鐘脈沖期間，接收器必須將SDA線拉低。起始條件和響應(yīng)位雙重約束，進(jìn)一步隔離了其他總線通信信號(hào)對(duì)I2C總線的信號(hào)干擾。且接收器發(fā)送信息之前必須接收到正確的地址信息和讀寫控制信息，所以被其他通信信號(hào)誤觸發(fā)的概率很小。

SPI總線通信由于是每一個(gè)節(jié)點(diǎn)都需要一根片選信號(hào)線，所以四線制接口只能接一個(gè)SPI部件，但是由于CS線在其他協(xié)議通信時(shí)可能會(huì)被拉低，而同時(shí)時(shí)鐘線上的電平也在不斷變化時(shí)，SPI節(jié)點(diǎn)就有可能在其他總線通信時(shí)收到錯(cuò)誤數(shù)據(jù)。

為進(jìn)一步隔離I2C節(jié)點(diǎn)和SPI節(jié)點(diǎn)互相之間的干擾，也為了防止差分信號(hào)通信時(shí)對(duì)I2C節(jié)點(diǎn)和SPI節(jié)點(diǎn)產(chǎn)生干擾，融合總線會(huì)對(duì)通信協(xié)議進(jìn)行二次開發(fā)，添加更多的約束來抗信號(hào)干擾。融合總線上所有的通信協(xié)議在通信過程會(huì)加入識(shí)別碼和節(jié)點(diǎn)響應(yīng)，相當(dāng)于進(jìn)行一次配對(duì)。識(shí)別碼和節(jié)點(diǎn)響應(yīng)的信息分別為一個(gè)字節(jié)，每一個(gè)節(jié)點(diǎn)均會(huì)被分配一個(gè)識(shí)別碼，識(shí)別碼作為通信的最開始的一組信息，節(jié)點(diǎn)接收到正確的識(shí)別碼之后，會(huì)發(fā)送節(jié)點(diǎn)響應(yīng)信息，雙方配對(duì)成功，該節(jié)點(diǎn)則會(huì)進(jìn)入通信激活狀態(tài)，之后進(jìn)行有效數(shù)據(jù)通信。節(jié)點(diǎn)未接收到正確的識(shí)別碼信息時(shí)，不會(huì)對(duì)總線的電平有操作，防止干擾通信過程。通過對(duì)協(xié)議的二次開發(fā)， I2C總線節(jié)點(diǎn)和SPI總線節(jié)點(diǎn)接收到誤通信信號(hào)恰好和節(jié)點(diǎn)自身識(shí)別碼相同的概率大約趨近于零，已經(jīng)從概率上將此兩類總線達(dá)到了抗干擾的目的。但是這也要求了掛接在融合總線上的I2C的節(jié)點(diǎn)和SPI的節(jié)點(diǎn)，不可以是不可編程的節(jié)點(diǎn)，要求節(jié)點(diǎn)可以對(duì)協(xié)議進(jìn)行二次開發(fā)，在啟動(dòng)通信前加入識(shí)別碼信息。

2 總線工作模式

由于融合總線的特殊性，總線競(jìng)爭(zhēng)模式難以實(shí)現(xiàn)，多主機(jī)通信將難以控制，故而采用主從模式，但是為了能及時(shí)接受從節(jié)點(diǎn)主動(dòng)發(fā)送的數(shù)據(jù)，將采用節(jié)點(diǎn)分類和動(dòng)態(tài)調(diào)整總線的方式。

2.1 節(jié)點(diǎn)分類

根據(jù)不同節(jié)點(diǎn)的通信需求，構(gòu)建一個(gè)合適的通信方式，使得星上通信能夠正常進(jìn)行，首先在第一層次上將總線上的工作狀態(tài)分為查詢狀態(tài)、通信狀態(tài)、空閑狀態(tài)，主從模式方便了總線狀態(tài)的管理和確認(rèn)，查詢狀態(tài)即主機(jī)對(duì)各個(gè)從節(jié)點(diǎn)發(fā)送查詢信息，獲得從節(jié)點(diǎn)反饋，記錄從節(jié)點(diǎn)能否通信的狀態(tài)；通信狀態(tài)是主機(jī)與某個(gè)或某些節(jié)點(diǎn)進(jìn)行數(shù)據(jù)交換；空閑狀態(tài)是既沒有進(jìn)行查詢也沒有進(jìn)行通信時(shí)的狀態(tài)。其次在第二層次上，由于從節(jié)點(diǎn)通信需求各異，在通信狀態(tài)時(shí)需要分別考慮，將節(jié)點(diǎn)分為完全式從節(jié)點(diǎn)和不完全式從節(jié)點(diǎn)，需要主動(dòng)發(fā)送數(shù)據(jù)的節(jié)點(diǎn)為不完全式從節(jié)點(diǎn)，如遙控，不需要主動(dòng)發(fā)送數(shù)據(jù)的節(jié)點(diǎn)為完全式從節(jié)點(diǎn)，只被動(dòng)接受主機(jī)的控制，發(fā)送數(shù)據(jù)也是在主機(jī)問詢之后。根據(jù)衛(wèi)星綜合電子系統(tǒng)的通信需求[10]，對(duì)節(jié)點(diǎn)進(jìn)行了整理(見表1)。

表1 星上通信節(jié)點(diǎn)

續(xù) 表

根據(jù)表1中節(jié)點(diǎn)通信需求，制定總線工作方式，首先按照遙測(cè)數(shù)據(jù)2 s發(fā)送一次作為周期，周期開始總線進(jìn)入查詢狀態(tài)，并在查詢狀態(tài)結(jié)束后進(jìn)入每0.2 s訪問遙控，執(zhí)行程控的循環(huán)中，2 s周期結(jié)束前進(jìn)行星上狀態(tài)信息采集，向遙測(cè)節(jié)點(diǎn)發(fā)送遙測(cè)數(shù)據(jù)包，更新傳回地面的遙測(cè)數(shù)據(jù)，如圖5所示。此方式可以應(yīng)對(duì)絕大部分星上通信需求，但是有一個(gè)限制，如果某節(jié)點(diǎn)需要進(jìn)行不能間斷且超過0.2 s的通信，如果通信被打斷則會(huì)數(shù)據(jù)丟失甚至導(dǎo)致通信無效，如某些無緩存功能但數(shù)據(jù)量龐大的相機(jī)。

圖5 總線工作周期Fig.5 Working period of the bus

查詢時(shí)間估計(jì)方式如下：SPI節(jié)點(diǎn)只能有一個(gè)，通信速率從100 kbit/s到最高30 Mbit/s，查詢時(shí)間最多0.5 ms；I2C節(jié)點(diǎn)每?jī)筛€最多驅(qū)動(dòng)8個(gè)節(jié)點(diǎn)，所以四線制接口一共最多16個(gè)I2C節(jié)點(diǎn)，通信速率為100～400 kbit/s，全部查詢需要的時(shí)間最多4 ms；1553B總線協(xié)議規(guī)定最多驅(qū)動(dòng)31個(gè)節(jié)點(diǎn)，并且需要一組差分線通信和一組差分線備份，且有廣播模式，通信速率1 Mbit/s到4 Mbit/s，查詢時(shí)間低于1 ms，CAN總線協(xié)議規(guī)定最多驅(qū)動(dòng)節(jié)點(diǎn)數(shù)能達(dá)110個(gè)，也是一組差分線通信和一組差分線備份，通信速率125～500 Mbit/s，同樣具有廣播模式，所以查詢時(shí)間也低于1 ms。所以融合總線查詢?nèi)康墓?jié)點(diǎn)所需的最大查詢時(shí)間小于7 ms。

2.2 動(dòng)態(tài)調(diào)整總線

為了應(yīng)對(duì)星上可能出現(xiàn)的某節(jié)點(diǎn)需要進(jìn)行不能間斷且超過0.2 s的通信的需求，可以通過將此通信過程放在與0.2 s定時(shí)器中斷同級(jí)的中斷函數(shù)中進(jìn)行，則主機(jī)每0.2 s訪問一次遙控的行為則不會(huì)發(fā)生，優(yōu)先進(jìn)行不可被打斷的通信，但是為了保證遙測(cè)數(shù)據(jù)能夠按時(shí)回傳，2 s定時(shí)器中斷要高于0.2 s定時(shí)器中斷，所以總線并不能支持進(jìn)行超過2 s的不可被打斷通信，此類節(jié)點(diǎn)需?？趯Ｓ?，不可掛接在總線上，中斷表如圖6所示。

圖6 中斷表

3 試驗(yàn)結(jié)果與分析

本試驗(yàn)采用的試驗(yàn)平臺(tái)如圖7和圖8所示，大板上包括控制主芯片，小板為設(shè)計(jì)的融合接口電路，連線通過面包板轉(zhuǎn)接連接SPI模塊和I2C模塊。

試驗(yàn)設(shè)計(jì)首先驗(yàn)證通信時(shí)從一種協(xié)議切換到另一種協(xié)議所需時(shí)間小于5 μs，相對(duì)于通信時(shí)間而言可以做到忽略不計(jì)，然后驗(yàn)證從不同的模塊上收到了正確的數(shù)據(jù)。

圖7 試驗(yàn)平臺(tái)Fig.7 Test platform

圖8 連線圖Fig.8 Connection diagram

由于CAN總線和1553B總線的差分通信機(jī)制，隔離得更為徹底，所以驗(yàn)證系統(tǒng)時(shí)選擇I2C模塊和SPI模塊進(jìn)行測(cè)試，如圖8所示總線上同時(shí)連接了I2C模塊和SPI模塊，第一次試驗(yàn)時(shí)先后讀I2C模塊的數(shù)據(jù)和SPI模塊的數(shù)據(jù)，并計(jì)算I2C模塊通信結(jié)束之后，總線切換為SPI通信之前，到SPI通信結(jié)束時(shí)的時(shí)間。第二次試驗(yàn)只進(jìn)行SPI通信，計(jì)算SPI通信所需的時(shí)間。兩次計(jì)算的時(shí)間差則為加入了協(xié)議切換后多出來的時(shí)間。

從圖9得知在加入切換協(xié)議這一步時(shí)，通信時(shí)間增加了2 μs，協(xié)議切換的時(shí)間達(dá)到了設(shè)計(jì)要求小于5 μs。

然后驗(yàn)證收到的數(shù)據(jù)是否是正確的數(shù)據(jù)，在通信過程中通過示波器的探頭點(diǎn)到模塊的數(shù)據(jù)輸出管腳，捕捉到通信的波形來進(jìn)行判斷，如圖10是I2C和SPI通信的電壓波形圖，前八位分別是0x18和0x7f，通信數(shù)據(jù)正確。

圖9 試驗(yàn)結(jié)果Fig.9 Testing result

圖10 I2C和SPI的輸出時(shí)鐘和數(shù)據(jù)電壓波形圖Fig.10 Voltage of output clock as well as data of I2C and SPI

4 結(jié)束語(yǔ)

本文設(shè)計(jì)的融合總線通用接口囊括了I2C總線、SPI總線、1553B總線和CAN總線等4種協(xié)議的總線，總線通信速率根據(jù)節(jié)點(diǎn)的協(xié)議不同最高可達(dá)30 Mbit/s(SPI協(xié)議的理論值)，通過在FPGA平臺(tái)開發(fā)和硬件電路的設(shè)計(jì)，實(shí)現(xiàn)了在融合總線接口上掛接不同的通信協(xié)議模塊并成功通信，且能夠達(dá)到實(shí)時(shí)切換。掛接多種協(xié)議的模塊時(shí)不同通信協(xié)議的模塊之間通信也沒有被干擾，能夠正確的收到通信數(shù)據(jù)。另外根據(jù)綜合電子系統(tǒng)作為主機(jī)的通信需求和星上各個(gè)從節(jié)點(diǎn)的通信需求，規(guī)定了總線的工作方式，節(jié)點(diǎn)通信最高支持2 s以內(nèi)的不間斷通信。本設(shè)計(jì)旨在提高衛(wèi)星綜合電子系統(tǒng)的兼容性，當(dāng)發(fā)生在軌模塊更換行為時(shí)，擁有融合總線通用接口的衛(wèi)星可以適用于更多種類的可更換模塊，無論是升級(jí)功能還是重構(gòu)功能均能有更好的包容性，但是融合總線不適合掛接需要長(zhǎng)時(shí)間不間斷占用通信口的節(jié)點(diǎn)和設(shè)備，該類節(jié)點(diǎn)適合?？趯Ｓ?，接入總線反而不便。本文作為驗(yàn)證系統(tǒng)故設(shè)計(jì)較為簡(jiǎn)潔，但是可擴(kuò)展性強(qiáng)，通信的自由度高。此融合總線通用接口可為衛(wèi)星在軌升級(jí)提供良好的基礎(chǔ)。