適用于全橋MMC等效模型的線性排序均壓算法

高晨祥， 趙禹辰， 常 彬， 劉 棟， 趙成勇， 許建中

(1.華北電力大學(xué) 新能源電力系統(tǒng)國家重點(diǎn)實(shí)驗(yàn)室，北京 102206;2.全球能源互聯(lián)網(wǎng)研究院有限公司，北京 102209)

0 引 言

模塊化多電平換流器(Modular Multilevel Converter，MMC)憑借其開關(guān)損耗低，輸出波形諧波含量少等優(yōu)點(diǎn)，已經(jīng)廣泛應(yīng)用于柔性直流輸電工程領(lǐng)域中。目前，國內(nèi)外在建的柔性直流輸電工程大都采用MMC結(jié)構(gòu)。MMC正朝著高電壓大容量的方向發(fā)展，并展現(xiàn)出良好的發(fā)展前景[1-4]。

隨著MMC電平數(shù)不斷增加，非線性換流器模型的導(dǎo)納矩陣階數(shù)也將不斷增加，這將使得MMC電磁暫態(tài)仿真中對非線性換流器模型的導(dǎo)納矩陣求逆的計(jì)算量很大，高電平數(shù)MMC電磁暫態(tài)仿真速度極其緩慢，無法滿足科研需求。為解決這一問題，國內(nèi)外學(xué)者針對MMC的電磁暫態(tài)提速模型進(jìn)行了深入研究[5-10]，在一次系統(tǒng)換流閥層面和二次系統(tǒng)排序算法層面進(jìn)行了簡化與等效。目前，許多MMC的快速仿真模型在換流器部分的計(jì)算復(fù)雜度上實(shí)現(xiàn)了簡化，文獻(xiàn)[5]提出的MMC戴維南等效模型針對換流器進(jìn)行了簡化，該模型本質(zhì)上是基于Dommel算法和戴維南等效原理對換流器導(dǎo)納矩陣實(shí)現(xiàn)了降階處理，大幅提高仿真效率，開創(chuàng)了MMC高精度與高效率并重的建模研究新領(lǐng)域。文獻(xiàn)[6-9]提出的模型均是以戴維南等效為基礎(chǔ)建立的，而文獻(xiàn)[10]中提出的諸如平均值模型、開關(guān)函數(shù)模型等對換流器的簡化程度較大而導(dǎo)致仿真精度較低。

而當(dāng)換流器模型的計(jì)算復(fù)雜度降低后，排序復(fù)雜度又成為了影響仿真效率的主要因素。目前，MMC子模塊電容電壓排序算法主要有冒泡法、質(zhì)因子分解法、希爾排序法等方法等[11-13]，這些算法在實(shí)際工程和仿真分析中均適用，但這些算法的計(jì)算復(fù)雜度較高，與電平數(shù)呈非線性關(guān)系，且在用于仿真分析中時(shí)并沒有與等效模型的一次系統(tǒng)的簡化機(jī)理進(jìn)行有效的結(jié)合，也即排序過程與一次系統(tǒng)模型完全獨(dú)立，因此在仿真分析中，排序算法依然具有較大的改進(jìn)空間。

文獻(xiàn)[6]在文獻(xiàn)[5]提出的傳統(tǒng)戴維南等效模型的基礎(chǔ)上將開關(guān)器件理想化并使用后退歐拉法離散化子模塊電容，針對半橋和全橋子模塊提出了一種理想戴維南等效模型，并基于關(guān)斷電阻無窮大和后退歐拉法這兩個(gè)條件提出了分組排序算法，該排序算法實(shí)現(xiàn)了排序算法時(shí)間復(fù)雜度與子模塊個(gè)數(shù)呈線性增長，且子模塊個(gè)數(shù)越多這一優(yōu)勢將越明顯。

文獻(xiàn)[14]和[15]中指出關(guān)斷電阻若取無窮大將會喪失仿真子模塊內(nèi)部故障的能力，而某些情況下的故障研究需要仿真子模塊內(nèi)部故障[16,17]，該文獻(xiàn)理論證明了線性排序算法在關(guān)斷電阻為實(shí)際值時(shí)依然適用于半橋型MMC，并且根據(jù)積分方法的不同分組的數(shù)目也有所不同，從而將該線性排序算法的應(yīng)用范圍拓展到了文獻(xiàn)[5]提出的傳統(tǒng)戴維南等效模型中去。

文獻(xiàn)[14]和[[15]在排序算法上進(jìn)行的理論拓展是基于半橋型MMC戴維南等效模型進(jìn)行的理論證明與仿真驗(yàn)證，并沒有涉及到全橋型MMC，而隨著直流電網(wǎng)的發(fā)展，快速切除直流故障電流成為了關(guān)鍵性的問題，目前基于全橋型MMC的無閉鎖直流故障穿越是切除直流故障的一個(gè)主流的解決方案，因此有必要分析基于全橋型MMC戴維南等效模型的線性排序算法。

本文通過理論推導(dǎo)，證明了在后退歐拉法或梯形積分法下，線性排序算法在關(guān)斷電阻為實(shí)際值時(shí)依然適用于全橋型MMC戴維南等效模型，從而將該線性排序算法的應(yīng)用范圍拓展到傳統(tǒng)的戴維南等效模型中，該排序算法與冒泡排序算法嚴(yán)格等效，而該證明方法可以通過簡單的改變拓展到半橋型MMC戴維南等效模型的證明中去。最后，通過更具一般性的證明分析了線性排序算法的本質(zhì)機(jī)理，說明了線性排序算法的分組依據(jù)并分析了該算法對于基于結(jié)構(gòu)復(fù)雜子模塊(一般包含不多于兩個(gè)電容)的MMC戴維南等效模型的適用性。

1 全橋MMC理想線性排序算法

全橋MMC及子模塊拓?fù)淙鐖D 1所示。

圖1 模塊化多電平換流器拓?fù)浣Y(jié)構(gòu)Fig.1 Topological structure of MMC

全橋MMC采用三相六橋臂結(jié)構(gòu)，每一個(gè)橋臂都由N個(gè)子模塊與橋臂電抗器Larm級聯(lián)構(gòu)成，每一個(gè)相單元包括上下兩個(gè)橋臂。圖 1中：Udc為直流側(cè)電壓；Iarm為橋臂電流；USM為子模塊的輸出電壓；UC為子模塊的電容電壓；IC為子模塊電容電流。

全橋型子模塊電路結(jié)構(gòu)如圖 2 (a)所示，有正投入、負(fù)投入、旁路和閉鎖4種工作狀態(tài)。通過4個(gè)開關(guān)器件(T1、T2、T3和T4)開關(guān)狀態(tài)的切換，子模塊輸出電壓USM能在0和±Uc之間切換。根據(jù)單個(gè)橋臂導(dǎo)通子模塊的數(shù)目、子模塊電容電壓排序結(jié)果及橋臂電流方向，選擇相應(yīng)的子模塊觸發(fā)導(dǎo)通，使得交流側(cè)能夠輸出多電平波形。

圖2 全橋型子模塊示意圖Fig.2 Schematic diagram of full bridge sub-module

理想情況下用可變電阻R代替IGBT/二極管開關(guān)組，且設(shè)當(dāng)IGBT關(guān)斷時(shí)可變電阻阻值為無窮大，采用后退歐拉法或梯形積分法離散化子模塊電容，從而得到全橋型子模塊的伴隨電路如圖 2 (b)所示。通過求取子模塊戴維南等效電路并求和，可以得到單個(gè)橋臂的戴維南等效電路[6]。

當(dāng)采用后退歐拉法時(shí)，在t時(shí)刻的狀態(tài)相同的兩個(gè)全橋子模塊，在一個(gè)仿真步長內(nèi)電容電壓增量相等。文獻(xiàn)[6]和[7]利用這一規(guī)律提出了一種適用于理想戴維南模型的線性排序算法。該排序算法簡化了排序過程，排序復(fù)雜度與子模塊個(gè)數(shù)呈線性關(guān)系。

當(dāng)采用梯形積分法離散化子模塊電容時(shí)，電容電壓增量與兩個(gè)時(shí)刻的導(dǎo)通狀態(tài)有關(guān)，因此在橋臂輸出正電平(或負(fù)電平)的狀態(tài)下，子模塊電容電壓的增量根據(jù)兩個(gè)時(shí)刻的子模塊不同的通斷狀態(tài)分為了4種不同的值，因此排序過程將變?yōu)榉?組排序，其排序復(fù)雜度為2N-3[15]。

2 全橋型MMC線性排序算法的推廣證明

理想戴維南模型下，一個(gè)仿真步長內(nèi)屬于同一組的子模塊電容電壓增量相同的，所以同一組內(nèi)的子模塊電容電壓在更新前后排列順序不變。而實(shí)際開關(guān)器件關(guān)斷電阻為一實(shí)際值(PSCAD/EMTDC中通常取1 MΩ)，會導(dǎo)致屬于同一組的子模塊電容電壓增量不再相等，對排序結(jié)果產(chǎn)生影響。下文通過理論推導(dǎo)，證明了同一組內(nèi)的子模塊電容電壓在完成一個(gè)步長的更新后，排列順序仍保持不變，即當(dāng)開關(guān)器件關(guān)斷電阻為實(shí)際值時(shí)，線性排序算法依然適用于全橋型MMC的傳統(tǒng)戴維南等效模型。

根據(jù)文獻(xiàn)[18]和[19]對于任意單端口子模塊的處理方法，可將圖 2 (b)的全橋子模塊伴隨電路轉(zhuǎn)化圖 3所示。

圖3 全橋型子模塊伴隨電路Fig.3 Companion circuit of full bridge sub-module

其中GP為電容的泄露電導(dǎo)。

通過列寫節(jié)點(diǎn)導(dǎo)納矩陣，令G1+G2=GL，G3+G4=GS，G2G3G4+G1G3G4+G1G2G4+G1G2G3=GH，則全橋子模塊的電容電壓如(1)所示。

(1)

在(1)中，VCEQ(t-ΔT)=ICEQ(t-ΔT)·RC。

2.1 采用后退歐拉法時(shí)的理論證明

若采用后退歐拉法離散化子模塊電容，則有：

(2)

根據(jù)式(1)和(2)可得：

(3)

假設(shè)第M個(gè)子模塊和第N個(gè)子模塊在同一組中，并且在t時(shí)刻VCM(t-ΔT)≥VCN(t-ΔT)，則根據(jù)式(3)可以得到：

(4)

(5)

由于第M個(gè)子模塊和第N個(gè)子模塊在t時(shí)刻處于同一組中，因此二者通斷狀態(tài)相同，則式(4)和(5)中對應(yīng)的電導(dǎo)參數(shù)均相等，對二式做差可得

VCM(t)-VCN(t)=

(6)

根據(jù)前面的假設(shè)有VCM(t-ΔT)-VCN(t-ΔT)≥0，則由式(6)可知，VCM(t)-VCN(t)≥0，即在后退歐拉法下，任意兩個(gè)同組內(nèi)的子模塊電容電壓更新前后其大小關(guān)系不發(fā)生變化。從而證明了在關(guān)斷電組取實(shí)際值的時(shí)候，同一組內(nèi)呈升序排列的子模塊電容電壓在一個(gè)仿真步長內(nèi)完成更新后，依然為升序排列。排序算法示意圖如圖 4所示。

圖4 線性排序算法示意圖Fig.4 Schematic diagram of linear ranking algorithm

而該算法具體分組的個(gè)數(shù)的依據(jù)可以從式(3)中看出，若想求出VCM(t)-VCN(t)與VCM(t-ΔT)-VCN(t-ΔT)的符號關(guān)系，在做差時(shí)必需要消去與IARM(t)有關(guān)的項(xiàng)，即消去(G1G4-G2G3)項(xiàng)，而該項(xiàng)與全橋子模塊的投切狀態(tài)有關(guān)，因此根據(jù)全橋子模塊的控制方式和投切狀態(tài)，可以確定在橋臂輸出正電平(或負(fù)電平)時(shí)，在后退歐拉法下，基于全橋子模塊的分組排序算法應(yīng)分兩組進(jìn)行排序，算法復(fù)雜度為N-1。

而由于半橋子模塊和全橋子模塊結(jié)構(gòu)相近，因此該證明過程可以很顯然地退化應(yīng)用到半橋MMC戴維南等效模型中去，即在上述式子中令G3=0，G4→∞即可退化到半橋MMC，其子模塊電容電壓如(7)所示。該結(jié)果與文獻(xiàn)[14]中結(jié)論一致。

VC(t)=

(7)

2.2 采用梯形積分法時(shí)的理論證明

若采用梯形積分法離散化子模塊電容，則：

(8)

若想得到VC(t)和VC(t-ΔT)的關(guān)系，則應(yīng)從式(1)和(8)入手，消去VCEQ(t-ΔT)和IC(t-ΔT)。則先求出VC(t)和IC(t)的關(guān)系。將(8)的第一行代入(1)中可得：

(9)

則VC(t)和IC(t)的關(guān)系可以求出：

(10)

通過(10)可求出VC(t-ΔT)和IC(t-ΔT)的關(guān)系，隨后將(8)的第二行代入(1)中并根據(jù)VC(t-ΔT)和IC(t-ΔT)的關(guān)系，在此過程中，由于G1和G2，G3和G4之間為互補(bǔ)關(guān)系，因此GL，GS，GH均為常數(shù)，最終可以得到VC(t)和VC(t-ΔT)如(11)所示。

VC(t)=

(11)

同理，該證明過程亦可退化應(yīng)用于半橋型MMC戴維南等效模型[14,15]。因此該線性排序的思想亦可拓展到半-全混合型MMC中去，即先對半橋和全橋子模塊電容電壓分別進(jìn)行線性排序，再將全橋和半橋的兩組結(jié)果再進(jìn)行一次線性排序，可大幅提高仿真效率。

3 線性排序算法在復(fù)雜子模塊構(gòu)成的MMC中的適用性分析

3.1 子模塊電容電壓的一般性計(jì)算方法

上節(jié)證明方法是根據(jù)具體拓?fù)?，并具體求解出全橋子模塊的電容電壓的解析解后進(jìn)行分析的，無法分析線性排序算法是否適用于其他拓?fù)浣Y(jié)構(gòu)子模塊MMC的仿真中。因此，本節(jié)通過更具一般性的證明分析了線性排序算法的本質(zhì)機(jī)理和其適用性。

目前出現(xiàn)的子模塊絕大多數(shù)含有不超過兩個(gè)電容，因此本節(jié)的證明是基于一個(gè)新型MMC子模塊結(jié)構(gòu)中包含兩個(gè)電容來進(jìn)行的。本文中所提出的線性排序算法的證明本質(zhì)上是求VC(t)和VC(t-ΔT)的關(guān)系，若該子模塊的電容均連接在內(nèi)部節(jié)點(diǎn)上，由文獻(xiàn)[18]和[19]可知，對任一子模塊來說，其電容兩端節(jié)點(diǎn)的電壓可以通過式(12)求出，

(12)

因此子模塊其中一個(gè)電容的電壓為VIN中兩個(gè)對應(yīng)的元素相減，則有：

(13)

(14)

(15)

在(15)中ICEQ1(t-ΔT)=VCEQ1(t-ΔT)·GC，ICEQ2(t-ΔT)=VCEQ2(t-ΔT)·GC，令A(yù)1-A2=A，B1-B2=B，C1-C2=C，D1-D2=D，且由于子模塊電容離散化后該電路變?yōu)榫€性電路，可用疊加定理，則不妨設(shè)VSMEQ=K1VCEQ1(t-ΔT)+K2VCEQ2(t-ΔT)，其中A、B、C、D以及K1和K2均為與子模塊開關(guān)器件的等效電導(dǎo)有關(guān)的系數(shù)。因此，式(15)變?yōu)?/p>

(16)

3.2 復(fù)雜拓?fù)洳捎煤笸藲W拉法時(shí)的理論分析

在后退歐拉法下，其基本公式如式(2)所示，則VC(t)和VC(t-ΔT)可以很顯然的求出。對于單電容子模塊來說，可以設(shè)VCEQ2(t-ΔT)=0，則很顯然有：

VC(t)=(A·GC+K1·D)·VC(t-ΔT)+

(17)

對于多電容子模塊來說(兩個(gè)電容)，可將子模塊類型分為兩類，一種為能夠?qū)崿F(xiàn)內(nèi)部電容間自均壓的子模塊(如雙半橋子模塊[20])，另一種為不能實(shí)現(xiàn)內(nèi)部電容間自均壓的子模塊(如箝位雙子模塊[21])。對于能夠?qū)崿F(xiàn)內(nèi)部自均壓的子模塊來說，由于其控制方式使其內(nèi)部的兩個(gè)電容的電壓時(shí)刻保持相等或相近，因此可認(rèn)為VCEQ1(t-ΔT)=VCEQ2(t-ΔT)，則該種子模塊的分組方式與單電容子模塊是類似的。而對于不能實(shí)現(xiàn)內(nèi)部自均壓的子模塊來說，一般這類子模塊的電容只起到在閉鎖時(shí)箝位直流故障電流的作用，而正常運(yùn)行時(shí)兩個(gè)電容并沒有互相充放電的回路，因此可將該類子模塊結(jié)構(gòu)簡化為幾個(gè)單電容子模塊串聯(lián)的情況，該種情況的分組與半-全混合拓?fù)涞那闆r相似。因此，雙電容子模塊可根據(jù)其特性轉(zhuǎn)化為單電容子模塊的形式來進(jìn)行證明，由此可證明，該線性排序算法對雙電容子模塊型MMC的等效模型也是適用的。

3.3 復(fù)雜拓?fù)洳捎锰菪畏e分法時(shí)的理論分析

在梯形積分法下，其基本公式如式(8)所示。通過3.2的分析，對于多電容子模塊可轉(zhuǎn)化為單電容子模塊的形式來證明，因此這里僅分析單電容子模塊的情況。則式(16)可以整理為下式：

VC(t)=G·VCEQ(t-ΔT)+H·IARM(t)

(18)

其中G和H為與子模塊開關(guān)器件等效電導(dǎo)有關(guān)的系數(shù)。則根據(jù)式(8)和(18)可得到：

(19)

可以求出IC(t-ΔT)，則再根據(jù)(18)和(19)可得：

(20)

其后續(xù)的證明方式與2.2節(jié)提到的相似，即可通過證明得到在VC(t-ΔT)的系數(shù)大于0的這一判定條件下，任意兩個(gè)同組內(nèi)的子模塊電容電壓更新前后其大小關(guān)系不發(fā)生變化。要確定分組的個(gè)數(shù)，應(yīng)以消去IARM(t)和IARM(t-ΔT)為出發(fā)點(diǎn)，可以看出，分組個(gè)數(shù)應(yīng)該根據(jù)兩個(gè)時(shí)刻的子模塊所處的狀態(tài)有關(guān)，若設(shè)子模塊共有K種工作狀態(tài)，那么分組的個(gè)數(shù)最多為K2個(gè)，而若采用后退歐拉法，則至多應(yīng)分K組。但最終具體分組的個(gè)數(shù)仍需通過求解具體的解析解來判斷。

4 仿真驗(yàn)證

在PSCAD/EMTDC中分別搭建了基于線性排序算法和冒泡排序算法的全橋型MMC戴維南等效模型41電平MMC-HVDC測試系統(tǒng)，直流電壓額定值為±200 kV，子模塊電容電壓額定值為10 kV。本文分別設(shè)置了交流側(cè)三相短路故障和直流側(cè)單極接地故障以測試線性排序算法的精確度，并計(jì)算了兩種模型波形的相對誤差。

4.1 仿真波形對比

(1)穩(wěn)態(tài)運(yùn)行波形

圖 5為穩(wěn)態(tài)運(yùn)行情況下采用不同排序算法搭建的全橋型MMC戴維南等效模型的橋臂電流電壓及子模塊電容電壓的波形。

圖中子模塊電容電壓波形取A相上橋臂子模塊中的20個(gè)進(jìn)行展示。從波形中可以看出，基于兩種算法的模型的波形幾乎完全重合，相對誤差均在3%以內(nèi)，線性排序算法有著很高的仿真精度。

(2)三相故障時(shí)運(yùn)行波形

在系統(tǒng)運(yùn)行2 s時(shí)發(fā)生三相短路故障，故障持續(xù)0.5 s。圖 6為三相故障時(shí)的波形對比，并在圖中標(biāo)出了最大相對誤差的點(diǎn)。

圖5 穩(wěn)態(tài)波形對比：(a) A相上橋臂電流，(b) A相上橋臂電壓，(c)冒泡排序算法子模塊電容電壓，(d)線性排序算法子模塊電容電壓Fig.5 Steady state waveform comparison：(a) the upper bridge current of phase A, (b) the upper bridge voltage of phase A, (c) the sub-module capacitor voltage of bubble ranking algorithm, (d) the sub-module capacitor voltage of linear ranking algorithm

圖6 三相短路故障波形對比：(a) A相上橋臂電流，(b)直流電流，(c)直流電壓，(d) A相上橋臂電壓Fig.6 Three-phase short circuit fault waveform comparison：(a) The upper bridge current of phase A, (b) DC current, (c) DC voltage, (d) the upper bridge voltage of phase A

圖7為三相接地故障時(shí)采用兩種不同算法的模型的子模塊電容電壓的波形，選取其中20個(gè)的波形進(jìn)行展示。可以看出，在發(fā)生大擾動時(shí)，基于兩種不同排序算法的模型的波形幾乎完全重合，相對誤差均在可接受范圍內(nèi)，表明線性排序算法在暫態(tài)故障情況下的仿真精度很高。

圖7 三相短路故障時(shí)子模塊電容電壓：(a)冒泡排序算法子模塊電容電壓，(b)線性排序算法子模塊電容電壓Fig.7 The sub-module capacitor voltage at the state of three-phase short circuit fault：(a) the sub-module capacitor voltage of bubble ranking algorithm, (b) the sub-module capacitor voltage of linear ranking algorithm

(3)直流側(cè)單極接地故障時(shí)運(yùn)行波形

在系統(tǒng)運(yùn)行2 s時(shí)發(fā)生單極接地故障，故障發(fā)生后3毫秒換流器閉鎖，故障持續(xù)0.1 s后消失，閉鎖持續(xù)1 s。圖 8為故障時(shí)直流電流、直流電壓、A相上橋臂電流、A相上橋臂電壓的波形。圖 9為直流側(cè)單極接地故障時(shí)采用兩種不同算法的模型的子模塊電容電壓的波形。其中子模塊電容電壓選取了其中20個(gè)的波形進(jìn)行展示。

圖8 直流側(cè)單極接地故障波形對比：(a) 直流電流，(b)直流電壓，(c) A相上橋臂電流，(d) A相上橋臂電壓Fig.8 DC side pole to ground fault waveform comparison：(a) DC current, (b) DC voltage, (c) the upper bridge current of phase A, (d) the upper bridge voltage of phase A

兩圖中的波形證明了全橋子模塊在直流故障后閉鎖可以有效的隔離直流短路故障電流?？梢钥闯?，在發(fā)生單極接地故障時(shí)，基于兩種不同算法的模型的波形吻合度很高，各參量相對誤差均很小，基于線性排序算法的波形在直流故障以及閉鎖情況下均有著很高的仿真精度。

4.2 CPU時(shí)間對比

圖9 單極接地故障時(shí)子模塊電容電壓：(a)線性排序算法子模塊電容電壓，(b)冒泡排序算法子模塊電容電壓Fig.9 The sub-module capacitor voltage at the state of pole to ground fault：(a) the sub-module capacitor voltage of linear ranking algorithm, (b) the sub-module capacitor voltage of bubble ranking algorithm

本節(jié)分別搭建了41電平、101電平、201電平、301電平，采用線性排序算法和冒泡排序算法時(shí)的單端全橋子模塊MMC系統(tǒng)的戴維南等效模型，并對二者的CPU用時(shí)進(jìn)行了對比，計(jì)算了對應(yīng)的加速比，如表 1所示。仿真總時(shí)長為1 s，仿真步長為20 μs。硬件配置為：CPU，英特爾酷睿i7-6700HQ，2.6 GHz；內(nèi)存，8 GB。

從表 1中可以看出，在仿真高電平MMC時(shí)，采用線性排序算法的模型仿真用時(shí)要明顯少于采用冒泡排序算法的模型，而隨著電平數(shù)的進(jìn)一步增加，線性排序算法的優(yōu)勢將更加明顯。因此，在仿真由高電平數(shù)MMC構(gòu)成的大規(guī)模的直流電網(wǎng)時(shí)，線性排序算法在仿真效率上具有很大的優(yōu)勢。

表 1 仿真時(shí)間對比

5 結(jié) 論

本文以快速嵌套同時(shí)求解法為基礎(chǔ)，證明了在梯形積分法和后退歐拉法下，關(guān)斷電阻為實(shí)際值時(shí)線性排序算法依然適用于全橋型MMC傳統(tǒng)戴維南等效模型的求解。該線性排序算法的復(fù)雜度與子模塊個(gè)數(shù)呈線性關(guān)系，與傳統(tǒng)的冒泡法相比大幅提高了仿真效率，具有較強(qiáng)的實(shí)用性和理論創(chuàng)新。并且本文所提出的證明方法可以拓展到對半橋型MMC戴維南等效模型線性排序算法的證明中。

通過更具一般性的證明分析了線性排序算法的本質(zhì)機(jī)理，指出了該線性排序算法分組的依據(jù)，即分組的個(gè)數(shù)與積分方法和子模塊的工作狀態(tài)的個(gè)數(shù)有關(guān)。在適用范圍上，該線性排序算法適合用于具有相對簡單結(jié)構(gòu)子模塊的MMC的建模仿真中，對于結(jié)構(gòu)復(fù)雜的子模塊來說使用該線性排序算法的仿真效率優(yōu)勢將不再明顯。

在PSCAD/EMTDC中搭建了基于線性排序算法和冒泡排序算法的全橋型MMC戴維南等效模型，并對二者的精度和仿真效率進(jìn)行了對比分析，使用線性排序算法的模型有著極高的仿真精度并且相對使用冒泡排序算法的模型提高了仿真效率，在高電平數(shù)MMC仿真時(shí)，線性排序算法有著很高的效率，因此在仿真直流電網(wǎng)時(shí)將具有明顯優(yōu)勢。